计算机软件课次06.ppt

* 第3章 80x86微处理器 3.2.3 总线周期的概念 为了便于对8086/8088CPU引脚功能的说明，本节简要介绍总线周期的概念。 8086/8088CPU在与存储器或I/O端口交换数据时需要启动一个总线周期。按照数据的传送方向来分，总线周期可分为“读”总线周期（CPU从存储器或I/O端口读取数据）和“写”总线周期（CPU将数据写入存储器或I/O端口）。 8086/8088CPU基本的总线周期由4个时钟周期组成，如图3.6所示。时钟周期是CPU的基本时间计量单位，由CPU主频决定，如8086的主频为5MHz，1个时钟周期就是200ns。一个时钟周期又称为一个T状态，因此基本总线周期用T1、T2、T3、T4表示。图3.6(a)给出典型的总线周期波形图。在T1状态CPU把要读/写的存储单元的地址或I/O端口的地址放到地址总线上。若是“写”总线周期，CPU从T2起到T4，把数据送到总线上，并写入存储器单元或I/O端口；若是“读”总线周期，CPU则从T3起到T4从总线上接收数据，T2状态时总线浮空，允许CPU有个缓冲时间把输出地址的写方式转换成输入数据的读方式。 图3.6 8086/8088基本总线周期 图3.6(b)是具有空闲状态的总线周期。如果在一个总线周期之后不立即执行下一个总线周期，即CPU此时执行的指令不需要对存储器或I/O端口进行访问，且目前指令队列满而不需要到内存中读指令，那么系统总线就处于空闲状态，即执行空闲周期。在空闲周期中可包括一个或多个时钟周期，在这期间，在高4位的总线上，CPU仍驱动前一个总线周期的状态信息；而在低16位的总线上，则根据前一个总线周期是读还是写周期来决定。若前一个周期为写周期，CPU会在总线的低16位继续驱动数据信息；若前一个总线周期为读周期，CPU则使总线的低16位处于浮空状态。在空闲周期，尽管CPU对总线进行空操作，但在CPU内部，仍然进行着有效的操作，如执行某个运算、在内部寄存器之间传送数据等。 图3.6(c)是具有等待状态的总线周期。在T3状态结束之前，CPU测试READY信号线，如果为有效的高电平，则说明数据已准备好，可进入T4状态；若READY为低电平，则说明数据没有准备好，CPU在T3之后插入1个或多个等待周期TW，直到检测到READY为有效高电平后，CPU会自动脱离TW而进入T4状态。这种延长总线周期的措施允许系统使用低速的存储器芯片。 3.2.4 8086/8088引脚及其功能 图3.7 8086/8088CPU引脚 8086/8088芯片的引脚应包括20根地址线，16根(8086)或8根(8088)数据线以及控制线、状态线、电源线和地线等，若每个引脚只传送一种信息，那么芯片的引脚将会太多，不利于芯片的封装，因此，8086/8088CPU的部分引脚定义了双重功能。如第33引脚MN / MX上电平的高低代表两种不同的信号；第31到24引脚在CPU处于两种不同的工作方式（最大工作方式和最小工作方式）时具有不同的名称和定义；引脚9到16（8088CPU）及引脚2到16和39（8086CPU）采用了分时复用技术，即在不同的时刻分别传送地址或数据信息等。 一．8086CPU 引脚 8086CPU引脚按功能可分为三大类：电源线和地线，地址/数据引脚以及控制引脚。 1．电源线和地线 电源线VCC（第40引脚）：输入，接入?10%单一+5V电源。 地线GND（引脚1和20）：输入，两条地线均应接地。 2. 地址/数据(状态)引脚 地址/数据分时复用引脚AD15?AD0（Address Data）：引脚39及引脚2?16，传送地址时单向输出，传送数据时双向输入或输出。 地址状态分时复用引脚A19/S6?A16/S3（Address / Status）：引脚35?38，输出、三态总线。采用分时输出，即在T1状态作地址线用，T2?T4状态输出状态信息。当访问存储器时，T1状态输出A19?A15，与AD15?AD0一起构成访问存储器的20位物理地址；CPU访问I/O端口时，不使用这4个引脚，A19?A16保持为0。状态信息中的S6为0用来表示8086CPU 当前与总线相连，所以在T2?T4状态，S6总为0，以表示CPU当前连在总线上；S5表示中断允许标志位IF的当前设置，IF=1时，S5为1，否则为0；S4?S3用来指示当前正在使用哪个段寄存器，如表3.3所示。 表3.3 S4与S3组合代表的正在使用的寄存器 S4 S3 当前