如何设计一块优良的PCB板.pdfVIP

【原创】如何设计一块优良的PCB 板  上一篇 / 下一篇  2007‐11‐03 10:00:35 / 个人分类：技术文章   如何设计一块优良的PCB 板  大家都知道理做PCB 板就是把设计好的原理图变成一块实实在在的PCB 电路板,请别小看这一过程,有很多原理 上行得通的东西在工程中却难以实现,或是别人能实现的东西另一些人却实现不了, 因此说做一块 PCB 板不难, 但要做好一块PCB 板却不是一件容易的事情。  微电子领域的两大难点在于高频信号和微弱信号的处理,在这方面 PCB 制作水平就显得尤其重要, 同样的原理 设计, 同样的元器件,不同的人制作出来的PCB 就具有不同的结果,那么如何才能做出一块好的PCB 板呢?根据我 们以往的经验,想就以下几方面谈谈自己的看法:  一:要明确设计目标  接受到一个设计任务,首先要明确其设计目标,是普通的 PCB 板、高频 PCB 板、小信号处理 PCB 板还是既有高 频率又有小信号处理的 PCB 板，如果是普通的 PCB 板,只要做到布局布线合理整齐,机械尺寸准确无误即可,如 有中负载线和长线,就要采用一定的手段进行处理,减轻负载,长线要加强驱动,重点是防止长线反射。  当板上有 超过40MHz 的信号线时，就要对这些信号线进行特殊的考虑，比如线间串扰等问题。如果频率更高一些，对 布线的长度就有更严格的限制，根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素， 在系统设计时不能忽略。随着门传输速度的提高，在信号线上的反对将会相应增加，相邻信号线间的串扰将 成正比地增加，通常高速电路的功耗和热耗散也都很大，在做高速PCB 时应引起足够的重视。  当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照，小信号由于太微弱，非常容易 受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比。以致于有用信号被噪声淹没，不 能有效地提取出来。  对板子的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等因素不可忽略，因为有些小信 号和高频信号是不能直接把探头加上去进行测量的。  此外还要考虑其他一些相关因素，如板子层数，采用元器件的封装外形，板子的机械强度等。在做 PCB 板子 前，要做出对该设计的设计目标心中有数。  二。了解所用元器件的功能对布局布线的要求  我们知道，有些特殊元器件在布局布线时有特殊的要求，比如LOTI 和APH 所用的模拟信号放大器，模拟信号 放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。在 OTI 板上，小信号放大部分还 专门加有屏蔽罩，把杂散的电磁干扰给屏蔽掉。NTOI 板上用的GLINK 芯片采用的是ECL 工艺，功耗大发热厉 害，对散热问题必须在布局时就必须进行特殊考虑，若采用自然散热，就要把 GLINK 芯片放在空气流通比较 顺畅的地方，而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件， 有可能对电源造成严重的污染这一点也应引起足够的重视.   三. 元器件布局的考虑  元器件的布局首先要考虑的一个因素就是电性能，把连线关系密切的元器件尽量放在一起，尤其对一些高速 线，布局时就要使它尽可能地短，功率信号和小信号器件要分开。在满足电路性能的前提下，还要考虑元器 件摆放整齐、美观，便于测试，板子的机械尺寸，插座的位置等也需认真考虑。  高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对 总的系统速度影响很大，特别是对高速的 ECL 电路，虽然集成电路块本身速度很高，但由于在底板上用普通 的互连线（每30cm 线长约有 2ns 的延迟量）带来延迟时间的增加，可使系统速度大为降低.象移位寄存器， 同步计数器这种同步工作部件最好放在同一块插件板上，因为到不同插件板上的时钟信号的传输延迟时间不 相等，可能使移位寄存器产主错误，若不能放在一块板上，则在同步是关键的地方，从公共时钟源连到各插 件板的时钟线的长度必须相等。  四，对布线的考虑  随着OTNI 和星形光纤网的设计完成，以后会有更多的100MHz 以上的具有高速信号线的板子需要设计，这里 将介绍高速线的一些基本概念。  1．传输线  印制电路板上的任何一条“长” 的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间 短得多，那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃，对现时大多数的MOS 电 路来说，由于上升时间对线传输延迟时间之比大得多，所以走线可长以米计而无信号失真。而对于速度较快 的逻辑电路，特别是超高速ECL