EEDA课程设计报告模版【荐】.doc

北 华 航 天 工 业 学 院 课程设计报告（论文） 设计课题： 数字频率计的设计 专业班级： B09211 学生姓名： 指导教师： 胡辉 设计时间： 2015.6.7 北华航天工业学院电子工程系 EDA技术与实践 课程设计任务书 姓 名： 专 业： 应用电子技术 班 级： 1221 指导教师： 胡辉 职 称： 教授 课程设计题目：数字频率计的设计 总体设计要求： 通过本课程的学习使学生掌握可编程器件、EDA开发系统软件、硬件描述语言和电子线路设计与技能训练等各方面知识；提高工程实践能力；学会应用EDA技术解决一些简单的电子设计问题。 技术要点： 设计一个能测量方波（3-5V）信号频率的数字频率计，测量结果用4位LED显示器显示。测量频率范围（量程）可分为3档。 （1）0HZ ~ 9999HZ （2）10KHZ ~ 99.99KHZ （3）100KHZ ~ 999.9KHZ 要求设置3个量程的的状态显示（3个发光二极管），并且具有超量程提示报警功能。 所需仪器设备： EDA实验箱一台 PC机一台 数字频率计一台 成果验收形式： 1．与设计内容对应的软件程序 2．课程设计报告书 3．成果使用说明书 4．设计工作量要求 参考文献： [1] EDA技术与实验 李国洪·胡辉 机械工业出版 [2] EDA原理及VHDL实现 何斌 清华大学出版社 时间 安排 周一：总体方案设计 周二：设计软件流程及编程 周三：编程 周四：软硬件联机调试 周五：验收实验 指导教师：胡辉 教研室主任： 2015年6月20日 内 容 摘 要 本文主要介绍了以ALTERA公司的FPGA芯片EPL10K10L84为核心的智能数字频率计的工作原理及其设计。 随着EDA技术的飞速发展，电子系统设计技术和工具发生了深刻的变化，大规模可编程逻辑器件FPGA的出现，给设计人员带来了诸多的方便。VHDL（即超高速集成电路硬件描述语言）是随着可编程逻辑器件（PLD）发展起来的一种硬件描述语言，主要用于描述数字系统的结构、行为、功能和接口，是电子设计自动化（EDA）的关键技术之一，本设计采用当前最普遍使用的QuartusII软件进行编译。 数字频率计是一种基本的测量仪器，它被广泛用于航天、电子、测控等领域，它是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。本设计直接使用数码管显示被测信号频率，采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。 ?通常情况下闸门时间为1秒计算每秒内待测信号的脉冲个数。闸门时间越长，得到的频率值就越准确，闸门时间越短，测的频率值刷新就越快，测得的频率精度受影响。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器目录 1 概述 3 1.1数字频率计的基本原理 3 1.2频率计实现 3 2 方案设计与论证 3 2.1 频率计测量频率的原理 3 2.2 分频器 3 2.3 计数器 3 2.4数字显示方案论证 3 3 单元电路设计与参数计算 3 3.1 输入计数模块 3 3.2 分频模块 3 3.3档位显示模块 3 3.4锁存模块 3 3.5显示驱动模块 3 4 总原理图 3 5 安装与调试 3 6 性能测试与分析 3 7 结论 3 8 心得体会 3 9 参考文献 3 1 概述 1.1 数字频率计的基本原理?? ?频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很