30秒定时器课程设计论文.docVIP

安 康 学 院 电子技术课程设计报告书 课题名称： 30秒定时器 姓 名： 刘XX 学 号： 2010222xxx 院 系： 电子与信息工程系 专 业： 电子信息工程 指导教师： 吕方兴 张兴辉 时 间： 2012年06月 一、设计任务及要求： 1、设计任务： 设计一个具有30秒定时功能的电路。 2、要 求： 1.30秒计时功能，两位数字显示，计时间隔为1秒。 2.进行30秒减计时，每次减计时结束后，发光二极管点亮，显示器显示00。 3.设置外部开关，可使计时器直接清零，启动计时，暂停/连续计时。 指导教师签名： 年 月 日 二、指导教师评语： 本课程设计具有一定的理论意义和实际价值，综合运用了所学知识解决问题，结论正确，有创新理解。 另外，论文格式正确，结构清晰，语言通顺流畅，是一篇不错的论文。 指导教师签名： 年 月 日 三、成绩评定： 指导教师签名： 年 月 日 四、系部意见： 系部盖章： 年 月 日 设计项目成绩评定表 设计报告书目录 一、设计目的 1 二、设计思路 1 三、设计过程 1 3.1、系统方案论证 1 3.2、模块电路设计 2 3.2.1 秒脉冲电路 2 3.2.2 减计数电路 3 3.2.3 译码和数码显示电路 4 3.2.4 时序控制电路 5 四、系统调试与结果 6 4.1、秒脉冲电路的测试 6 4.2、减计数和译码电路的测试 6 4.3、控制电路的测试 7 4.4、整机电路的测试 8 五、主要元器件与设备 9 六、课程设计体会与建议 9 6.1、设计体会 9 6.2、设计建议 9 七、参考文献 10 一、设计目的 1、熟悉集成电路的引脚安排。掌握芯片的逻辑功能及使用方法。了解面包板结构及其接线方法。 3、设计译码和数码显示电路。 4、设计时序控制电路。 三、设计过程 3.1、系统方案论证 30秒定时器总体方框图如图1所示。 图1 秒定时器原理框图 30秒定时器主要由秒脉冲发生器、控制电路、计数器、译码显示器四部分组成，如图1。计数器完成30秒减计时功能，而控制电路是直接控制计数器的清零、启动计时、暂停/连续计数、译码显示功能。操作直接清零开关时能够使计数器清零并且使数码显示器显示00；当启动开关闭合时，控制电路应封锁时钟信号CP（脉冲信号），同时计数器完成置数功能，译码显示电路显示30秒；当启动开关断开时，计数器开始计数；当暂停/连续开关闭合时，控制电路封锁时钟信号CP，计数器处于封锁状态，计数器停止计数；当暂停/连续断开时，计数器连续计数[1]。 3.2、模块电路设计 包括秒脉冲电路、减计数电路、译码和数码显示电路及时序控制电路。 3.2.1 秒脉冲电路 秒脉冲电路如图2所示。 图2 秒脉冲电路 利用555定时器和外接原件构成多谐振荡器。THR和TRI直接相连，电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1和R2向C充电，以及C通过R2向DIS端放电，使电路产生振荡。最后接D触发器进行2分频，同时对波形进行整形[2]。 3.2.2 减计数电路 减计数电路如图3所示。 图3 减计数电路 减计数电路如图3所示。计数器74HC192是具有异步清零、异步预置功能的双时钟十进制同步加\减计数器。当J1接5V时，CR为高电平，计数器清零。当J2接地时，LD为低电平，计数器置数30。 当CR为低电平，LD为高电平，UP为高电平，由DOWN输入计数脉冲，计数器进行减计数。当UP和DOWN都为高电平时，计数器保持当前状态[3]。 3.2.3 译码和数码显示电路 译码电路如图4所示。 图4 译码和数码显示电路 译码器将各级十进制计数器的计数结果进行二十进制编码，并驱动数码管用十进制符号显示出来。 4511为BCD七段锁存数码驱动器，其输入端A、B、C、DQ0，Q1，Q2，Q3A~G分别接数码显示器的七段A~G。数码显示器选用七段共阴极半导体显示器。译码器和显示器之间分别串入七个限流电阻（选用集成双列排阻），以防止电流过大而烧坏数码管。 3.2.4 时序控制电路 控制电路如图5所示。 图5 时序控制电路 U1A和U2B的输入端是个位和十位计数器的借位输出端，J1是暂停\连续开关。开关J1打向右时，U6输出高电平，控制门U7打开，秒脉冲信号可以通过控制门U7使计数器进行减计数；开关J1打向左时，U6输出低电平，U7关闭，秒脉冲信号被封锁，计数器处于锁存状态。计数器进行30秒倒计时后，十位计数器和个位计数器同时借位，U1A和U2B的输入端均为低电平，