硼硅玻璃-SiO-%2c2-系统电性能的研究.pdfVIP

·202- 材料旱报 2000年10月第14卷专辑 硼硅玻璃一SiO：系统的介电性能研究 林旭平张宝清王晨 田杰谟 ‘精华大学北京糖细冉瓷实验室新型陶瓷与精细工艺国衷重点实验室北京1021信箱·北京102201) 摘要 陶莨在．850C烧坫样品的舟电常数‘寿4．80。井斫完了不同檀率下硼硅壤璃一Si02玻璃陶七的介电性蝇a 关t词 玻璃陶瓷介电常鼓低温共烧技术氧化硅霸硅玻璃 能的髟响如表2所示．从表中可以看出．随着sioz的增加t系 0引言 统的介电常数h透渐下降．我们知道材料的总体，卜电常数与 麓着半导体技术及航空、航天、通讯技术的发展．对电子 备组分的关系为： 封装的要求越来越高．除要求高密度巾尺寸、高热导、低成本 1吨一11in￡¨十1：Ine日+…+x．1ne。． (11 外．在超高速电路应用中，陶瓷基板与封装材料还必须具备低 式中En、墨分别为材抖中i组分的相对介电常散和体积含量。 的介电常敦以进一步提高信号的传精速度，减少信号的延迟 8【‘J．因此根据式‘】)推知S[Oz Sio：有极小的介电常数．仅为3 时间oJ．传统的95％All0’陶瓷基板t‘约为8～10，IMHz)已 含量增加，总体介电常数降低。实验所得结果与报据式(1】汁 不能蔫足高速集成电路．特别是高额电路的要求．因此，低介 算值相符，当SiO。的含量为60wt“时，硼硅玻璃一s10：系统 电常数的玻璃一瓷材料得到了迅速发展．国内外先后开发了 oSiO：的加入有效地降低r硼硅玻璃一sIu。 的介电常数为4．8 一系列低薯共烧的低舟电常数材料o“． z系 系统的舟电常数．但随着SiO。含量的增加．硼硅玻璃一s·o 慨置共烧与高暑共烧在工艺上有许多相似之赴，但高温 统的介电损耗增大，这种现象可以归结为两方面原凼．。是 共烧不能使用如Cu、Ag，Au等高导电率的导体材料．而且工 SiO：的增加系统的有序性增大；．_二是随sio。含量的增加．系统 艺复杂Ⅲ．低置共烧在基扳材料中加入了大量玻璃相．烧结时 的液相量减少．系统可烧结性能下降，气孔率增大【见表2)．导 玻璃软化，粘度下降．增加了液相传质．从而降低了共烧温度． 致介电损耗增大． 目前研究的低温共烧玻璃陶瓷的冉瓷填充相主要有A120a、 堇青石、奠来石等．也有采用复合填充相【5】．率文选用舟电常 数撮低的S／02为填充相．较低软化点的硼硅玻璃作为玻璃 相．以探讨不同组成下的介电性能． 1实验 【_rr 1．1