- 1、本文档共11页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于密集采样成像算法的全芯片可制造性检查技术,重采样算法,音频重采样算法,交流采样算法,gibbs采样算法,ad采样滤波算法,采样算法,超声成像算法导论下载,超声成像算法导论,超声成像算法导论pdf
214 中国科学 E 辑 信息科学 2005, 35(2): 2 14~224
基于密集采样成像算法的全芯片
可制造性检查技术*
**
严晓浪 陈 晔 史 峥 马 高根生
(浙江大学超大规模集成电路研究所, 杭州 310027)
摘要 分辨率增强技术(Resolution Enhancement Technology, RET) 在集成电路
制造中的应用使得光刻用掩模图形日趋复杂, 而掩模制造成本和制备时间也随
之增加. 由于光刻工艺包含了一系列复杂的物理和化学过程, 分辨率增强技术本
身很难保证其输出结果的正确性, 因此在制造之前, 利用计算机对已经过处理的
版图作可制造性验证变得十分必要. 文中介绍了光刻建模 成像模拟和问题区
域查找的算法, 回顾和比较了当今流行的 post-RET 验证方法, 并阐述了基于密
集采样成像算法(Dense Silicon Imaging, DSI) 的可制造性验证的必要性. 并在密
集采样成像算法的各个关键步骤提出了新的加速算法. 在新算法的帮助之下, 以
往由于计算量太大而被认为不实用的基于密集采样成像的可制造性检查得到了
实现. 文章的最后部分给出了密集采样成像算法在实际中应用的例子和实验结果.
关键词 光刻增强技术(RET) 光学邻近效应校正(OPC) 移相掩模(PSM)
可制造性设计(DFM) 光刻仿真
当集成电路的特征尺寸接近光刻机曝光系统的分辨极限时, 在硅圆片表面
制造出来的图形相对于电路版图会有明显的畸变, 这种现象通常被称为光学邻
近效应(Optical Proximity Effect, OPE). 光学邻近效应的存在严重影响了集成电路
制造的成品率. 为了减少光学邻近效应对集成电路技术发展的影响, 工业界提出
了光刻分辨率增强技术(Resolution Enhancement Technology, RET), 主要包括光
学邻近校正(Optical Proximity Correction, OPC), 移相掩模(Phase Shifting Masks,
PSM) 和嵌入散射条(Scattering Bars Insertion, SBI)等方法, 以减小光学邻近效应
2004-03-19 收稿, 2005-01-07 收修改稿
* 国家自然科学基金(批准号:和国家高技术研究发展计划(批准号: 2002AAZ1460)
资助项目
** E-mail: chenye@
SCIENCE IN CHINA Ser. E Information Sciences
第2 期 严晓浪等: 基于密集采样成像算法的全芯片可制造性检查技术 215
对集成电路制造的成品率的影响, 并使现有的集成电路生产设备在相同的生产
条件下能制造出具有更小特征尺寸的集成电路. 然而 RET 的使用也大大增加了
版图图形的复杂性从而增加了掩模版的制造成本. 不适当的 RET 也可能影响电
路性能或者引起电路错误, 这种情况下掩模版必须重新制备,
文档评论(0)