基于FPGA的MDIO接口逻辑设计.pdfVIP

您的论文得到两院院士关注 PLD CPLD FPGA 应用 文章编号:1008-0570(2009)05-2-0171-02 基于FPGA 的MDIO 接口逻辑设计 Design of MDIO Interface Logic Circuit based on FPGA (上海大学) 洪 亮 章嘉文 陆亨立 HONG Liang ZHANG Jia-wen LU Heng-li 摘要 本文介绍了一种基于 的用自定义串口命令的方式实现 接口逻辑设计的方法 并对系统结构进行了模块化 : FPGA MDIO , 分解以适应自顶向下的设计方法 所有功能的实现全部采用 进行描述 并在 环境下进行了仿真 结果表明了 。 VHDL , Modelsim , 该设计的正确性和可靠性。 关键词: MDIO 接口; UART; MAC 中图分类号: TP368 文献标识码: A Abstract: This paper introduces a method of realizing MDIO interface based on FPGA with self-defined command. the system struc- ture is divided into modularization to fit the design method of Top-Down. Machine).All functions are described by VHDL.We stimu- late the functions under Modelsim environment,the result proves the validity and reliability of the design. Key words: MDIO Interface; UART; MAC 技 1 引言 BCM_WR 完成MDIO 接口的协议，实现PHY 寄存器设置。 术 媒体访问控制层（ ）作为以太网接口芯片的一个主要 MAC 创 部分，主要完成以太帧的检错和提供可靠的数据通路功能，以 太网的物理层（ ）负责建立传输介质（光纤或铜线）和 PHY MAC 新 层的连接，将数据进行光或电信号的转换。 需要配置 MAC PHY 的寄存器信息，以设定PHY 的工作速率、接口传输介质选择以 及光纤或铜线的工作模式选择， 接口就是用来传输 MDIO MAC 对PHY 器件控制管理信息的模块。它只有两根信号线：管理数 据时钟（ ： ）和管理数据信号线 MDC Management Data Clock 图1 FPGA 系统框图