《EDA技术与Verilog设计》第2章：PLD器件.ppt

2.1 概 论 PLD的集成度分类 PLD连接表示法 2.4 低密度PLD的原理与结构 典型CPLD器件的结构 典型FPGA的结构 习 题 引 脚 描 述 功 能 TDI 测试数据输入(Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 TDO 测试数据输出(Test Data Output) 测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。 TMS 测试模式选择(Test Mode Select) 控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。 TCK 测试时钟输入(Test Clock Input) 时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。 TRST 测试复位输入(Test Reset Input) 低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。 边界扫描IO引脚功能 边界扫描数据移位方式 未编程前先焊接安装 减少对器件的触摸和损伤 不计较器件的封装形式 系统内编程--ISP 样机制造方便 支持生产和测试流程中的修改 在系统现场重编程修改 允许现场硬件升级 迅速方便地提升功能 ISP功能提高设计和应用的灵活性 2.9 在系统编程 下载接口引脚信号名称 引脚 1 2 3 4 5 6 7 8 9 10 PS模式 DCK GND CONF_DONE VCC nCONFIG - nSTATUS - DATA0 GND JATG模式 TCK GND TDO VCC TMS - - - TDI GND USB-Blaster下载电缆 Lattice公司CPLD器件系列 1. ispLSI器件的结构与特点 （1）采用UltraMOS工艺。 （2）系统可编程功能，所有的ispLSI器件均支持ISP功能。 （3）边界扫描测试功能。 （4）加密功能。 （5）短路保护功能。 2.10 FPGA/CPLD器件概述 Lattice公司CPLD器件系列 2. ispMACH4000系列 3. Lattice EC ECP系列 ispMACH4000系列CPLD器件有3.3V、2.5V 和 1.8V 三种供电电压，分别属于 ispMACH 4000V、ispMACH 4000B 和 ispMACH 4000C 器件系列。 Xilinx公司的FPGA和CPLD器件系列 1. Virtex-4系列FPGA 2. SpartanⅡ Spartan-3 Spartan 3E器件系列 3. XC9500 XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM 5. Xilinx的IP核 Altera公司FPGA和CPLD器件系列 1. Stratix II 系列FPGA 2. Stratix系列FPGA 3. ACEX系列FPGA 4. FLEX系列FPGA 5. MAX系列CPLD 6. Cyclone系列FPGA低成本FPGA 7. Cyclone II系列FPGA 8. MAX II系列器件 9. Altera宏功能块及IP核 2-1 PLA和PAL在结构上有什么区别？ 2-2 说明GAL的OLMC有什么特点，它怎样实现可编程组合电路和时序电路？ 2-3 简述基于乘积项的可编程逻辑器件的结构特点？ 2-4 基于查找表的可编程逻辑结构的原理是什么？ 2-5 基于乘积项和基于查找表的结构各有什么优缺点？ 2-6 CPLD和FPGA在结构上有什么明显的区别，各有什么特点？ 2-7 FPGA器件中的存储器块有何作用？ * * 第2章 PLD器件 2.1 概述 2.2 PLD的分类 2.3 PLD的基本原理与结构 2.4 低密度PLD的原理与结构 2.5 CPLD的原理与结构 2.6 FPGA的原理与结构 2.7 PLD器件的编程元件 2.8 边界扫描测试技术 2.9 在系统编程 2.10 FPGA/CPLD器件概述 内容 第2章 PLD器件 PLD的发展历程 熔丝编程的PROM和PLA器件 AMD公司推出PAL器件 GAL器件 FPGA器件 EPLD器件 CPLD器件 内嵌复杂功能模块的SoPC ◆ 1985年，美国Xilinx公司推出了现场可编程门阵列（FPGA，Field Programmable Gate Array） ◆ CPLD（Complex Programmable Logic Device