第2讲[2-1] PLD硬件特性与编程技术LING07.ppt

EDA技术与VHDL 第2章 PLD硬件特性与编程技术 2.1 概 论 2.1 概 论 2.1 概 论 2.1 概 论 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.3 CPLD的结构与工作原理 2.3 CPLD的结构与工作原理 2.3 CPLD的结构与工作原理 2.3 CPLD的结构与工作原理 2.3 CPLD的结构与工作原理 2.4 FPGA的结构与工作原理 2.4 FPGA的结构与工作原理 2.4 FPGA的结构与工作原理 2.5 硬件测试技术 2.5 硬件测试技术 2.5 硬件测试技术 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.6 FPGA/CPLD产品概述 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 习 题 实 验 与 设 计 2.4.2 Cyclone系列器件的结构与原理 图2-34 Cyclone LE结构图 2.4.2 Cyclone系列器件的结构与原理 图2-35 Cyclone LE普通模式 2.4.2 Cyclone系列器件的结构与原理 图2-36 Cyclone LE动态算术模式 2.4.2 Cyclone系列器件的结构与原理 图2-37 Cyclone LAB结构 2.4.2 Cyclone系列器件的结构与原理 图2-38 LAB阵列 2.4.2 Cyclone系列器件的结构与原理 图2-39 LAB控制信号生成 2.4.2 Cyclone系列器件的结构与原理 图2-40 快速进位选择链 图2-41 LUT链和寄存器链的使用 2.4.2 Cyclone系列器件的结构与原理 图2-42 LVDS连接 2.4.2 Cyclone系列器件的结构与原理 图2-43 边界扫描电路结构 2.5.1 内部逻辑测试 2.5.2 JTAG边界扫描测试 2.5.2 JTAG边界扫描测试 引 脚 描 述 功 能 TDI 测试数据输入(Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 TDO 测试数据输出(Test Data Output) 测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。 TMS 测试模式选择(Test Mode Select) 控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。 TCK 测试时钟输入(Test Clock Input) 时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。 TRST 测试复位输入(Test Reset Input) 低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。 表2-1 边界扫描IO引脚功能 图2-44 边界扫描数据移位方式 2.5.2 JTAG边界扫描测试 图2-45 JTAG BST系统内部结构 2.5.2 JTAG边界扫描测试 图2-46 JTAG BST系统与与FLEX器件关联结构图 图2-47 JTAG BST选择命令模式时序 2.5.2 JTAG边界扫描测试 2.5.2 JTAG边界扫描测试 TAP控制器的命令模式有： SAMPLE／PRELOAD指令模式 EXTEST指令模式 BYPASS指令模式 IDCODE指令模式 USERCODE指令模式 2.5.3 嵌入式逻辑分析仪 2.6.1 Lattice公司CPLD器件系列 1. ispLSI器件系列 （1）ispLSI1000E系列。 （2）ispLSI2000E/2000VL/200VE系列。 （3）ispLSI5000V系列。 （4）ispLSI 8000/8000V系列。 2.6.1 Lattice公司CPLD器件系列 2. ispLSI器件的结