大三上_数电实验_VHDL_彩灯控制.docVIP

北京邮电大学 数字电路与逻辑设计实验报告 班 级: 2008211113 学 号: 班内序号: XX 姓 名: XXXXXX 专 业: 通信工程 二零一零年六月 项目名称：彩灯控制电路设计与实验 一、实验目的 进一步了解时序电路设计方法 熟悉状态机的设计方法 二、实验所用仪器及元器件 1..计算机 2..直流稳压电源 3..数字系统与逻辑设计开发板 三、实验任务及要求 用VHDL语言设计并实现一个彩灯控制8个发光二极管电路仿真并下载验证其功能，彩灯有两种工作模式，可通过拨码开关或按键进行切换: 单点移动模式：一个点在8个发光二极管上来回的亮 幕布式：从中间有两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次点亮直至全亮，然后再向中间点灭。 四、设计思路和过程 1.设计流程 （1）明确设计对象的外部特征 输入信号有： --控制信号 ctrl --时钟信号 clk 输出信号有： --LED驱动电压信号 lamp （2） 根据设计对象的操作控制步来确定有限状态机的状态 当控制信号ctrl为1时,自定义state1有s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13这14种状态（初始为s0）。 当控制信号ctrl为0时， state2有s0,s1,s2,s3,s4,s5,s6,s7这8种状态（初始为s0） (3)根据设计对象的工作过程画出有限状态机的状态转移图 ①当控制信号ctrl为1时 （此时灯为单点移动模式） ②当控制信号ctrl为0时（此时灯为幕布模式） 2.VHDL程序代码 仿真所用代码 （未加50M分频器） 续前页 （代码） library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity paomadeng is port( clk:in std_logic; ——时钟信号 ctrl:in std_logic; ——模式控制信号 lamp:out std_logic_vector(7 downto 0)); end paomadeng; architecture caideng of paomadeng is type ALL_states is (s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13); ——自定义枚举类型 signal state1,state2:ALL_states:=s0; begin process(clk,ctrl) begin if (clkevent and clk=1) then if(ctrl=1) then ——控制信号为单点移动模式 case state1 is when s0=state1=s1;lamp when s1=state1=s2;lamp when s2=state1=s3;lamp when s3=state1=s4;lamp when s4=state1=s5;lamp when s5=state1=s6;lamp when s6=state1=s7;lamp when s7=state1=s8;lamp when s8=state1=s9;lam