系列数字电路.docVIP

4000　双3输入或非门加1输入反相器Y=/A+B+C；Z=/D。 4001　四2输入或非门Y=/A+B、 4002、74HC4002　双4输入或非门Y=/A+B+C+D。 4006　18位串入串出静态移位寄存器由四组移位寄存器组成，其中由两组为4位，每组有一个输出端，由最高们引出，另两组为5位，每组有两个输出端，分别在最高位和次高位引出，这四组有公共时钟输入端，这四组均有公共输入端，每组均有一个数据D输入。 4007 双互补对加反相器 4008　4位二进制超前进位全加器该电路包括4对二进制加数，还有一个最低位的进位输入端；输出包括4位和输出以及这4位数的进位输出端。功能表 4009、4010　门缓冲器/电平变换器用做缓冲器驱动或高到低逻辑摆幅变换，CMOS与TTL接口；双电源供电，且应VDD≥VCC,4009为反相缓冲器/变换器，Y=/A；4010为同相缓冲器/变换器，Y=A。 4011　四2输入与非门Y=/AB。4012双4输入与非门Y=/ABCD。4013 双D型触发器（带预置和清除端） 功能表 4014 8位串入/并入—串出移位寄存器同步静态移位寄存器；串入或串出的数据都要与时钟上升沿同步，才能进入寄存器中；寄存单元是带预置端的D型主从触发器；有三个输出端，分别设在第6、7、8位寄存器上。功能表 4015、74HC4015　双4位串入—并出移位寄存器每组都有一个时钟、清除和串入端；加在DS端上得数据在时钟脉冲上升沿的作用下向右移位。 功能表4016、74 HC4016 四双向模拟开关 合何一个模拟输入端可以用做输出端，反之亦然；当然CTL为地电平时各开关截止，CTL为高电平时各开关导通。4017、74 HC4017　十进制计数/分频器该器件是具有10个译码输出的5段约翰逊计数器；每个译码输出通常处于低电平，且在时钟脉冲由低到高的转换过程中依次进入高电平；每输出在高电平维持10个时钟周期中的1个时钟周期；输出10进入低电平后进位输出由低转到高，并能与时钟允许端连接成N级，74 HC4017的典型工作频率为30MHz。 功能表 4018 可预置I/N计数器 功能表 4019 四2选1数据选择器与或选择门；当VDD＝10V且负载电容＝50pF时传输延迟时间为60ns。功能表 4020、74 HC4020　14位二进制串行计数器由14个主从触发器构成，其中12级输出有引出端；每个触发器的输出馈入到下一个触发器，每个触发器的输出频率是前面一个触发器输出频率的一半；时钟输入端负跳变时，计数器的状态前进一步，复位是异步的。 功能表 4020 异步并入/同步串入一串出8位静态移位寄存器具有公共时钟，并行/串行控制输入和单一和串行数据输入；除第8位有输出外，还可在第6位第7位输出信号；串行输入与时钟同步，并行输入异步的。当并/串控制端M为低电平时数据与时钟的正跳变同步的串行移入8位寄存器中，当M为高电平时，数据通过并行输入线，进入每位寄存器，同时内部的时钟被禁止；可通过多级串联实现寄存器，同时内部的时钟被禁止；可通过多级串联实现寄存器的扩展；缓冲输出。功能表 4021 八进制计数器/分频器具有8个译码器输出的约翰逊计数器，逻辑结构与4017大体相同。功能表 4022 三3输入与非门Y=/ABC。 4024、74HC4024　7位二进制计数器由7个主从触发器构成；每触发器的输出馈入到下触发器；每个触发器的输出频率是前面一个触发器输出频率的一半；当时时钟频率负跳变时，计数器的状态前进一步；异步复位。功能表 4025 三3输入或非门Y=/A+B+C。 4026 十进制计数/七段译码器 内部可分为计数器和七段显示译码器两部分；输出有效电平为高；适用于时钟时电路，利用COUT端的功能可方便地实现÷60或者说÷12线路。十进制计数器功能表 4027 双J-K主从触发器（带置位和复位端）功能表 4028 BCD—十进制译码器功能表 4029 4位可预置二进制/十进制可逆计数器可进行二进制加/减计数或BCD—十进制加/减计数操作；两种计数方式均有超前进位功能；B/D端为高时，进行二进制计数，B/D端为低时，进行十进制计数操作。 功能表 4030 四异或门Y=A⊕B。 4031 64位静态移位寄存器功能表 典型级功能表 Q输出功能表 4032 三串行加法器（同相） 4033 十进制计数/七段译码器内部可分为约翰逊计数器和七段显示译码器两部分；输出有效电平为高；RBI和RBO端可作多位显示自行消隐无效使用，十进制计数器功能表与4026相同。 4034 8位通用总线寄存器8位并行或串行输入，并行输出静态寄存器；在两总线之间双向传送并行信息；把串行数据转换成并行格式并向任一总线输出；通过循环