级习题lzc.docVIP

一、DSP芯片的主要特点 1．哈佛结构 DSP芯片采用增强型的哈佛结构，即数据存储器和程序存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。并设置了程序总线和数据总线，允许同时取指令和取数据，提高了数据的吞吐量。另外，增强型的哈佛结构允许在程序空间和数据空间之间相互传送数据。 2、多总线结构 TMS320C54X DSP具有4组总线（P、C、D、E），每组总线都有地址总线和数据总线。在一个机器周期内可以完成：从程序存储器中取一个指令；从数据存储器中读两个操作数；向数据存储器写一个操作数。 3、指令系统的流水线操作 TMS320C54X DSP采用6级流水线 4、专用的硬件乘法器 DSP芯片的乘法累加指令能在单个周期内完成。 5、特殊的DSP指令 FIRS指令、LMS指令 6、快速的指令周期 MIPS(每秒百万条指令) 针对基站应用的C6416主频达到1.1GHz、处理能力超过8000MIPS 7、硬件配置强 片内外设：串行口、主机接口、DMA控制器、锁相环时钟产生器。方便系统设计。 二、 什么是哈佛结构和冯.诺依曼结构？他们有什么区别？ 冯.诺依曼结构采用单存储空间,即程序指令和数据公用一个存储空间，使用单一的地址和数据总线取指令和取操作数都是通过一条总线分时进行的。 哈佛结构结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问。 三、 TMS320C54x的总线结构 TMS320C54x DSP采用先进的哈佛结构并具有八组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内进行两次读操作数和一次写操作数。独立的程序总线和数据总线允许CPU同时访问程序指令和数据。 程序总线（PB）传送从程序存储器来的指令代码和立即数。 3组数据总线（CB、DB和EB）连接各种元器件，如CPU、数据地址产生逻辑、程序地址产生逻辑、片内外设和数据存储器。CB和DB总线传送从数据存储器读出的操作数，EB总线传送写入到存储器中的数据。 4组地址总线（PAB、CAB、DAB和EAB）传送执行指令所需的地址。 四、TMS320VC5402存储器分配图 （1）外部程序存储空间的访问控制信号为PS、MSTRB、RW。 （2）.外部数据存储空间的访问控制信号为DS、MSTRB、RW。 （3）外部IO空间的访问控制信号为IS、IOSTRB和RW。 ■简述TMS320C54x芯片存储器的分配方法。 TMS320C54x采用改进的哈佛结构。存储空间由三个独立可选的存储空间组成：64k字的程序存储空间、64k的数据存储空间、64k的I/O存储空间。 TMS320C54x的工作方式状态寄存器PMST提供了三个控制位：MP/非MC、OVLY、DROM，用于在存储空间中配置片内存储器。 MP/非MC：微处理器/微型计算机工作方式位。OVLY：RAM重叠位。DROM：数据ROM位。 TMS320C54x有3个状态和控制寄存器，分别为状态寄存器ST0、状态寄存器ST1和处理器工作方式状态寄存器PMST。ST0和ST1包括各种工作条件和工作方式的状态，PMST包括存储器配置状态和控制信息。 状态寄存器ST0： ST1： 状态寄存器PMST： 主要掌握： 状态寄存器0（ST0）： ARP:辅助寄存器指针 DP：数据存储器页指针。 用来与指令中提供的7位地址结合形成1个16位数据存储器的地址。 状寄存器1 (ST1)： XF：外部XF引脚状态控制位。 用来控制XF通用外部输出引脚的状态。 执行SSBX XF=1 XF通用输出引脚为1； 执行RSBX XF=0 XF通用输出引脚为0。 INTM：中断方式控制位； 用于屏蔽或开放所有可屏蔽中断。 INTM=0 开放全部可屏蔽中断； INTM=1 禁止所有可屏蔽中断。 FRCT：小数方式控制位； 用来确定乘法器的运算方式。 FRCT=1 乘法器的输出左移一位，消除多余的符号位。 工作方式状态寄存器PMST IPTR: 中断向量指针 MP/MC: CPU工作方式选择位 OVLY: RAM重复占位标志 DROM: 数据ROM映射选择位 六、TMS320C54x片内外设简介 1、通用I/O引脚 TMS320C54X通过它的I/O空间提供通用的I/O口和2根软件可控制的I/O线，分别是： /BIO引脚用于监视外部接口器件的状态，特别是在不允许打断的、时间要求严格的程序中，程序可以根据/BIO的输入状态有条件地跳转。 XF为外部标志输出引脚