路数据选择器、位奇偶检验器的设计.docVIP

课 程 设 计 报 告 （理工类）  课程名称： EDA技术 专业班级： 电子科学与技术102 学生学号： 050210109 学生姓名： 江杰 所属院部： 物电学院 指导教师： 顾涵 20 12 ——20 13 学年 第 1 学期 设计项目名称：8位数据选择器与16位奇偶校验器设计 同组学生姓名：张海军、贺旌、蒋宁洲 实验地点： 力行楼203 设计成绩： 批改教师： 批改时间： 一、设计目的和要求 课程设计目的 本实验课程的目的，旨在通过上机实验自己进行EDA设计，使学生加深理解EDA技术的基本方法，帮助和培养学生建立利用原理图和硬件描述语言进行电路设计的基本方法和利用EDA工具软件（MAX+plusⅡ）设计简单数字电子系统的能力，为以后从事有关数字电子系统方面的设计和研究开发工作打下基础。 课程设计的基本要求 1、通过课程设计使学生能熟练掌握一种EDA软件（MAXPLUS2）的使用方法，能熟练进行设计输入、编译、管脚分配、下载等过程。 2、通过课程设计使学生能利用EDA软件（MAXPLUS2）进行至少一个电子技术综合问题的设计（内容可由老师指定或自由选择），设计输入可采用图形输入法或AHDL硬件描述语言输入法。 3、通过课程设计使学生初步具有分析、寻找和排除电子电路中常见故障的能力。 4、通过课程设计使学生能独立写出严谨的、有理论根据的、实事求是的、文理通顺的字迹端正的课程设计报告。 课程设计类型 EDA技术VHDL程序设计 仪器和设备 计算机，MAX+plusⅡ软件 设计过程 设计内容和要求 a）.设计一个八选一数据选择器，同时每一个输入端口又由3个二进制位组成，输出端口是从前八个端口选择一个由3个二进制位组成的端口。 b）.设计一个16位奇偶校验器，对输入的信号进行统计奇数或者偶数的数量。将其奇偶校验的结果输出，若为奇数个1 输出为高电平；若为偶数个1输出为低电平 设计方法和开发步骤 a).方法：查阅相关资料，找到对于一个四选一数据选择器和8位奇偶校验器的介绍，运用类比的方法写出设计所需要的程序。 b).步骤： Ⅰ 去图书馆查找相关资料，了解基本原理； Ⅱ 写出真值表，根据真值表分析程序结构； Ⅲ 确定输入输出，且数据选择器使用case语句，奇偶校验器使用loop结构； Ⅳ 参考四选一数据选择器，，8位奇偶校验器，写出VHDL程序；综合编译，仿真，并进一步完善。 设计思路 a)八选一数据选择器执行对8个数据源的选择，d0,d1,d2,d3,d4,d5,d 6,d7 定义为七个数据输入端口作为数据输入端。使用三位地址码产生8个地址信号，由a0a1a2选择信号，从而实现y的选择输出。真值表如下： 输入 输出 A2 A1 A0 Y 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 1 0 1 D5 1 1 0 D6 1 1 1 D7 又因为我们的每个输入端口又由3个二进制位组成，输出又由某一个端口的三个二进制位组成，只要再把每一个输入端口，输出端口设成具有3个的位矢量，然后再做其余的相应修改即可。 b)可以使用FOR_LOOP语句，语法格式如下： [LOOP标号: ] FOR 循环变量，IN 循环次数范围 LOOP顺序语句 END LOOP [LOOP标号]； FOR后的“循环变量”是一个临时变量，属LOOP语句的局部变量，不必事先定义。 “循环次数范围”规定LOOP语句中的顺序语句被执行的次数。循环变量从循环次数数范围的初值开始，每执行完一次顺序语句后递增1，直至达到循环次数范围指定的最大值。 其中定义输入端口十六位的数据总线为a, 输出端口y将其奇偶校验的结果输出。 设计难点 a )在设计数据选择器的时候没有理解输入输出端口还是由3个二进制位组成，理解出错，还用元件例化的方法走了不少弯路。 b )16位奇偶校验器由于对for ..loop 语句的不熟悉调试不少时间。 设计结果与分析 思路问题以及测试结果失败分析 a )由于八选一数据选择器比较的简单，大体的程序编写出来了，由于刚开始没理解要求，输入输出都要求是由3个二进制位组成，按着自己的错误理解进行再修改而没有成功，最后在老师的又一次讲述下听懂了要求，然后很快就出来了。 b.)16位奇偶校验器调试着几次就没什么问题了。 程序简要说明 VHDL代码如下 八选一数据选择器（每个输入输出端口都是由3个二进制位组成） LIBRARY IEEE; USE IEEE.STD_LOGIC_11