计算机组成原理(第三章).ppt

计算机组成原理 第三章 内部存储系统 课程教学要求 本章内容： 存储器概述 随机读写存储器-SRAM/DRAM 只读存储器和闪速存储器 并行存储器 cache存储器 本章小结 3.1 存储器概述 3.1.1 存储器分类 　　存储器是计算机系统中的记忆设备，用来存放数码化后的 程序和数据。　　 存储介质主要为：半导体器件和磁性材料。 存储器中最小的构成单位为“存储元”，它可存储 一位二进制代码，其通常由一个双稳态逻辑电路或 一个磁化元构成。 若干个“存储元”组成一个存储单元； 大量存储单元组成一个存储器。 ★ 按存储介质分 半导体存储器 ： 磁表面存储器 ： ★ 按存储器的读写功能分 只读存储器(ROM)：内容只能读出而不能写入。　 随机读写存储器(RAM)：内容既能读出又能写入。 3.1.2 存储器的分级结构 对存储器要求: 容量大，速度快，成本低。 目前通常采用多级存储器体系结构，即： “寄存器+高速缓冲存储器 +主存储器+外存储器” 3.1.3 主存储器的技术指标 主存储器的性能指标主要是：存储容量、存取时间、 存储周期和存储器带宽。 (1)字（或字节）存储单元： 存放一个机器字（或字节）的存储单元。 (2)存储单元地址：称为机器字的地址(字地址或字节地址)。 一个机器字的长度可以为一个字节（8位）；也可以为多 个字节(如16位、32位、64位等）。 ∴ 存储单元可以按字节编址；也可按机器字编址。 主存储器的主要技术指标归纳：（书P67） 3.2 静态读写存储器 1 基本SRAM存储元阵列 2 SRAM存储器结构 3 主存储器组成实例 4 高性能的主存储器 3.2.1　基本SRAM存储元阵列 [基本静态存储元] 　　SRAM存储元 → 由双稳态触发器组成 。 触发器的两个输出稳态，可分别地表示：1和0 。 ∴ 一个存储元可以存储一位二进制代码，且只要电 源保持, 信息就不会丢失。 成行、成列存储元的连接组合， 即可构成SRAM存储器。 （见教材P68图3.2) 3.2.2. SRAM存储器的组成与结构 基本组成如下： 　 存储体：存储单元的集合。 存储地址：每个存储单元都有一个地址（二进制代 码）。 地址译码器：将二进制形式的地址码转换成输出端 的选择信号，以选择所要访问的存储 单元。 　 [例]： 某存储器容量为：4096×1位，分析其寻址过程 。 地址译码方法分析: ??????? 已知： 存储器共有4096个存储单元，对应有 4096个地址。 ∵ 4096=212 ∴ 存储单元地址码为12位代码（12位地址码）。 [32K×8位SRAM的基本逻辑结构]: (教材P68) ∵ 存储单元32K=215, ∴ 地址码需要15位。 采用双译码法：行(X)地址8位→ 对应 28=256行； 列(Y)地址7位→ 对应 27=128列。 I/O控制： 控制对被选中的单元读出或写入，并 具有信息放大的作用。 [存储器与CPU的基本连接] CPU对存储器进行读/写操作过程： 首先由地址总线给出地址信号（选择存储单元）； → 对存储器发出读操作或写操作的控制信号； → 被选中的存储单元通过数据总线与CPU进行信息交互。 可见： 存储器与CPU之间，至少要有： ①地址线连接 ②数据线连接 ③ 控制线连接。 —— 基本连接 3.2.3 SRAM的读、写周期时序分析 计算机是一个有严格时序控制要求的机器。在 存储器与CPU连接时，CPU的控制信号与存储器的 读、写周期之间的配合问题是非常重要的。 例如: 读/写时间与读/写周期是两个不同的概念。 注意：为了确保数据总线上的信息可靠地写入或 读出存储器，应保证下面的工作条件： ① 片选CS、读/写命令R/WE信号都为有效，并且 都具有适当的宽度tW (确保存储器的可靠读/写）； ② 在存储器的读/写过程中，数据、地址必须保持稳 定。  【例1】参见书P70 下图是某SRAM的写入时序图。其中R/W是读/写 命令控制线，当R/W线为低电