加法器(王素玲)电工电子.ppt

数字电子技术 王素玲 河南理工大学电气学院 3.5 加法器 3.5.1 半加器 3.5.2 全加器 （2）并行进位加法器 小结 半加器(Half adder)  全加器(Full adder)  多位加法器 集成加法器 * 下一页 总目录 章目录 返回 上一页 功能: 实现二进制加法运算的电路，是基本的数字逻辑部件，是算术运算的核心，利用加法器可以实现加、减、乘、除. 如： 进位 1 0 1 0 0 1 + 1 0 1 1 1 1 1 0 A3 A2 A1 A0 + B3 B2 B1 B0 C2 C1 C0 S3 S2 S1 S0 C3 1 1 加法器的设计思路： 设计：（1）直接进行四位加法器设计 （2）先设计一位加法电路，再用一位加法器实现四位加法 加 法 器 A3 A0 B3 B0 S3 S0 C 8个信号，可以组成 S3=f (A3，A2，A1，A0， B3，B2，B1，B0 ) 半加：实现两个一位二进制数相加，不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 逻辑符号： CO A B S C ? 半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式: 逻辑图 =1 . . A B S C 意义？ 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 全加：实现两个一位二进制数相加，且考虑来自低位的进位。 逻辑符号： Ai Bi Ci-1 Si Ci CO ? CI 1 0 1 0 1 1 1 0 1 0 1 0 1 0 (1) 列真值表 (2) 写出逻辑式 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 同理得进位表达式 意 义 ？ =1 1 Ai Ci-1 Bi (3) 画出逻辑图 AiBi AiCi-1 　　四位串行进位加法器 C3 S3 S2 S1 S0 A3 B3 A2 B2 A1 B1 A0 B0 C-1 C0 C1 C2 SO CO ∑1 CI A B SO CO ∑3 CI A B SO CO ∑2 CI A B SO CO ∑0 CI A B 特点：进位信号是由低位向高位逐级传递的，速度不高。 3.5.3 多位加法器 ⑴ 串行进位加法器 进位表达式 以第二位为例设计进位位： 设计思想：进位位不能从前一级获得，直接从输入信号获得！ 进位生成项 进位传递条件 P1P0C0-1 P1G0 G1 第二位 四位超前进位加法器原理图 C3 S3 S2 S1 S0 SO CO ∑3 CI A3 B3 SO CO