加法器(问题).pptVIP

全加器 实验目的 掌握集成全加器的逻辑功能和应用方法。 掌握利用集成全加器设计运算电路的方法。 实验内容 利用74LS283实现十进制加法器。 （1） (6)10+(3)10=？ （2） (9)10+(8)10=？ 提高： 利用74LS283实现并联加/减法器。设SW端为控制端。 实验原理 1）全加器 全加器是实现两个一位二进制数及低位进位数相加，求得和数并向高位进位的逻辑电路。 全加器的和Sn的表达式为 全加器的进位Cn的表达式为 其内部逻辑电路如图所示。 若令 则 其中Pn称为进位传递函数；Gn称为进位产生函数。 常见问题 1、74LS283四位二进制加法器的管脚是如何排列的？ 答： * * 返回目录 返回目录 返回目录 返回目录 2）集成加法器 加法器由全加器构成，n位二进制数相加需要n个全加器并行工作，按照进位方式的不同，有串行进位加法器和超前进位加法器两种。串行进位加法器，它的进位是从低位向高位逐位传递的，这种结构电路连接简单，但是速度较慢。为了提高工作速度，集成加法器通常采用超前进位方式，同时确定每一位的进位，缩短信号的传递时间。 本实验中使用的集成加法器74LS283就是一个4位二进制超前进位全加器，其逻辑符号如图所示。A0、A1、A2、A3和B0、B1、B2、B3分别为加数和被加数，F0、F1、F2、F3为和数，CI为低位进位，CO位本位进位。 返回目录 74LS283 返回目录 2、利用74LS283实现十进制加法器的思路如何？ 答：如果将4位十六进制转为十进制，关键是将大于九的数进行修正，其表达式为 电路整体思路如图所示 C=CO4+F4F3+F4F2 返回目录 3、实验中发现设计的十进制加法器的显示结果总是多加1，一般是什么问题？ 答：(1)74LS283的低位进位端没有接地。 （2）修正电路接成加7。 （3）加数的A1与高电平错误短接。 4、实验中修正电路根据表达式，用与门或门很容易实现，只用与非门可否实现修正电路？ 答：可以，如图所示。 1 CO4 F4 F4 F2 F1 C 返回目录 * * Vcc B3 A3 F3 A4 B4 F4 CO4 F2 B2 A2 F1 A1 B1 CI0 GND 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8