- 1、本文档共69页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字系统设计的核心知识 复杂数字系统的构成; 基本电路和 Verilog 的对应关系; 同步有限状态机在电路中的作用; 时钟树与自动综合技术 数字逻辑电路的构成 - 组合逻辑:输出只是输入逻辑电平的函数(有延时),与电路的原始状态无关。 时序逻辑:输出不只是输入的逻辑电平的函数,还与电路所处的状态有关。 同步时序逻辑是在同一时钟跳变节拍的前提下,如输入条件满足,则进入下一状态,否则仍留在原来的状态的状态机。 数字逻辑电路的构成 组合逻辑:由与、或、非门组成的网络。常用的有:多路器、数据通路开关、加法器、乘法器等,没有记忆功能。 时序逻辑: 由多个触发器和多个组合逻辑块组成的网络。常用的有:计数器、复杂的数据流动控制逻辑、运算控制逻辑、指令分析和操作控制逻辑。同步时序逻辑的设计是设计复杂的数字逻辑系统的核心。 存储器和寄存器:用于暂时存储数据信息。 组合逻辑举例之一一个八位数据通路控制器 `define ON 1 ‘b 1 `define OFF 1 ‘b 0 wire ControlSwitch; wire [7:0] out, in; assign out = (ControlSwith== `ON) ? in : 8 ‘h00 一个八位数据通路控制器的波形: 带寄存器的八位数据通路控制器的波形 带寄存器的八位数据通路控制器的Verilog描述 `define ON 1 ‘b 1 `define OFF 1 ‘b 0 wire ControlSwitch; wire clock wire [7:0] out, in; always @(posedge clock) if (ControlSwith== `ON) out = in ; else out = out; 带复位端和使能端的寄存器 具有并行置数和使能控制输入的移位寄存器 具有并行置数和使能控制输入的移位寄存器 module shiftregs(R,load,ena,w,clock,Q,reset); input [3:0] R; input w, load, ena, reset, clock; output [3:0] Q; reg [3:0] Q; integer k; always@(posedge clock or negedge reset) if (!reset) Q =0; else if (load) Q=R; else if (ena) begin Q[0] = W; for (k=1; k4; k+1) Q[k] =Q[k-1]; end endmodule 组合逻辑举例之二:一个八位三态数据通路控制器 `define ON 1 ‘b 1 `define OFF 1 ‘b 0 wire LinkBusSwitch; wire [7:0] outbuf; inout [7:0] bus; assign bus = (LinkBusSwitch== `ON) ? outbuf : 8 ‘hzz 八位三态数据通路控制器的波形: 静态随机存储器(SRAM) Sel信号必须维持一定时间,直到经过两个反向器传递过来的Data信号可以自动保持; Data的驱动能力必须大于小反向器的驱动能力; 用的三极管很少,可以把密度做得很高。 静态随机存储器(SRAM)阵列 地址译码和SRAM块的读写 开关逻辑应用举例寄存器间数据流动的控制开关 开关逻辑应用举例寄存器间数据流动的控制开关 开关逻辑的时延问题控制数据运算和流动的开关的开启和关闭时序. 全局时钟网和平衡树结构 避免冒险和竞争 由于组合逻辑和布线的延迟引起 避免冒险和竞争与流水线 组合逻辑和布线的延迟在组合逻辑中的叠加 为什么要设计有限状态机? 如果能严格以时钟跳变沿为前提,按排好时时序,来操作逻辑系统中每一个开关Si,则系统中数据的流动和处理会按同一时钟节拍有序地进行,可以控制冒险和竞争现象对逻辑运算的破坏,时延问题就能有效地加以解决。 利用同步有限状态机就能产生复杂的以时钟跳变沿为前提的同步时序逻辑,并提供操作逻辑系统的开关阵列所需
您可能关注的文档
- 简单句与并列句.ppt
- 简单控件的绑定.ppt
- 简单数据安全之数据必威体育官网网址方法.ppt
- 简单数学类问题及其数学构造方法.ppt
- 简单网络1.ppt
- 简化版new第3-1讲--查询.ppt
- 简介作者.ppt
- 件 第二章-solas.ppt
- 建设法规1-2 法律基础 建设法规概论.ppt
- 建筑防火(王辉2010.11.17).ppt
- 10《那一年,面包飘香》教案.docx
- 13 花钟 教学设计-2023-2024学年三年级下册语文统编版.docx
- 2024-2025学年中职学校心理健康教育与霸凌预防的设计.docx
- 2024-2025学年中职生反思与行动的反霸凌教学设计.docx
- 2023-2024学年人教版小学数学一年级上册5.docx
- 4.1.1 线段、射线、直线 教学设计 2024-2025学年北师大版七年级数学上册.docx
- 川教版(2024)三年级上册 2.2在线导航选路线 教案.docx
- Unit 8 Dolls (教学设计)-2024-2025学年译林版(三起)英语四年级上册.docx
- 高一上学期体育与健康人教版 “贪吃蛇”耐久跑 教案.docx
- 第1课时 亿以内数的认识(教学设计)-2024-2025学年四年级上册数学人教版.docx
最近下载
- 6.2交友的智慧 课件-2024-2025学年道德与法治七年级上册(统编版2024).pptx VIP
- (完整版)高中生物知识点总结(完整版).pdf
- 浙江省上虞实验中学2020-2021学年八年级上学期第一次月考数学试题(含解析).doc
- 环保涂料建设项目环境影响报告书.pdf
- 重难点专题02 函数值域与最值十四大题型汇总(解析版).docx VIP
- 6.1友谊的真谛 课件 2024-2025学年七年级道德与法治上册 统编版2024.pptx VIP
- 《公司治理学》(李维安第四版)教学全套课件.pptx
- 迷雾水珠 高清钢琴谱五线谱.pdf
- 湖南省长沙市长郡2024-2025学年高三上学期月考试卷(一)+英语试卷(含解析,含听力原文无音频).pdf VIP
- 6.1 友谊的真谛 【课件】2024-2025学年七年级上册道德与法治 统编版2024).pptx VIP
文档评论(0)