接口第3次课_第7章80X86微处理器和多任务机制.ppt

* 页面高速缓存控制（PWT 和 PCD） 输出信号，反映页表项或页目录项中的页面属性PWT 和 PCD 的状态 这2个信号反映了页表项或页面目录项中指定的页面属性PWT和PCD的状态。 数值错报告FERR# 和IGNNE# FERR# 输出：浮点出错。当浮点运算出错时产生此信号。 IGNNE# 输入：忽略数值错。当该信号有效时， 80486 微处理器将忽略数值错并继续执行浮点指令。 地址屏蔽（A20M#） 输入，地址A20位屏蔽输入信号，低电平有效，且只有工作在实模式时才能生效。 有效时可仿真8086中的1M字节空间的地址循环。 所谓地址循环，就是当内存地址为0FFFFFH时，地址再加1，应该回到00000H，而不是100000H。这是因为将地址线A20”屏蔽”的结果。这种情况仅出现在80486的实模式下，相当于一个快速的8086而已。 成组方式控制（BRDY# 和BLAST#） BRDY# 输入：成组准备就绪输入，低电平有效。它在猝发周期内表现与RDY# 类似的功能。 BLAST# 输出：成组方式结束信号，低电平有效。它指示在下一个BRDY#信号到来时，成组方式宣告结束。 * * * * * * * 超标量流水线技术： 即两条整数流水执行结构，含有各自独立的地址生成逻辑、ALU部件和数据高速缓存。保证在最佳状态下1个时钟内执行2条指令。 * * * * * 存放下一条要执行指令的偏移地址。所谓偏移地址是相对于代码段的段基地址而言的 * 若当前任务的特权级比 IOPL的高,则允许执行相应的I/O操作。若当前任务的特权级比 IOPL的低,则执行I/O操作会产生一个异常中断，致使执行的任务被挂起。 * 若当前任务的特权级比 IOPL的高,则允许执行相应的I/O操作。若当前任务的特权级比 IOPL的低,则执行I/O操作会产生一个异常中断，致使执行的任务被挂起。 * 保护方式下的段的长度不再受到限制，最大时可以达到4GB的空间。 * * * 分页是保护模式下内存管理的一种方式： * * * * * * * * * * Chapter 7 Part 1 概述 Part 2 80486的寄存器组织 Part 3 80486的外部引脚功能 Part 4 80486的存储器管理 Part 5 多任务及保护 Part 6 80x86的寻址方式及指令系统 自从Intel公司发布第一片32位微处理器至今，32微机经历了80386、80486、Pentium系列微处理器多代产品，把不断更新的技术融入到CPU中，并将个人计算机应用推向一个崭新的阶段。本章将以80486为模型机，介绍32位CPU的编程结构原理，32位微处理器的虚拟存储技术，以及多任务的工作机制。 8086是16位微处理器的代表。 80386是一个划时代的处理器，标志32位微机时代的开始。 采用了32位地址总线和32位数据总线 对存储器管理不再全部依赖操作系统软件，而将存储器管理的复杂功能采用CPU内部集成的硬件解决。 保持向下兼容(与8086),但速度更快。 实模式 与8086的工作模式相同，单任务工作模式，可寻址1MB地址空间（地址总线A19～A0），数据总线为32位，与地址线独立使用。 保护模式（也叫“保护虚拟地址模式”） 286保护模式（与286的保护模式兼容） 386保护模式。支持多任务保护，操作数和段内偏移地址为32位，地址空间为232，即4GB。 对386作了许多改进并在Pentium保持了兼容： 内置的浮点部件，而且指令速度更快。 内置8KB的片内高速缓存，提高了内存访问的速度和效率。 改进了内部的ROM控制结构，使指令执行具有更高的速度和效率。 增加了指令队列的长度。 改进了总线接口部件的硬件结构。 与486的全兼容，又作了以下改进： 采用超标量流水线技术 全新设计的浮点处理部件，功能更强，速度更快，且可与整数流水执行结构并行工作。 内置2个8KB的片内Cache，分别作为指令缓存和数据缓存。 Pentium Pentium Pro Pentium II Pentium III Pentium IV ...... 每一次更新都融入了新的技术和改良。目前流行的虚拟存储机制、多任务保护机制。是32位以上的处理器所特有的。 Part 1 概述 Part 2 80486的寄存器组织 Part 3 80486的外部引脚功能 Part 4 80486的存储器管理 Part 5 多任务及保护 Part 6 80x86的寻址方式及指令系统 基本体系结构寄存器 通用寄存器，段寄存器，指令指针和标志寄存器。 系统级寄存器 控制寄存器和系统地址寄存器。 浮点寄存器，在浮点部件中 浮点数据寄存器，标志寄存器、状态寄存器、指令和数据指针 调试和测试寄存器 8个调试