接口技术第9章(并行口).ppt

表9-1 8255A端口工作状态选择 P2口 P0口 锁 存 器 373 STB ALE RD 8031 数据总线D0~D7 控制总线 PSEN CLK Q0 74LS373 8根A0~A7 8根A8~A15 16根地址总线A0~A15 数据总线 WR 地址总线A0~A15 D0 D1 D2 D3 D4 D5 D6 D7 Q1 Q2 Q3 Q4 Q5 Q6 Q7 或门 A8 (P2.0) 1G D0 74LS244 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 D1 D2 D3 D4 D5 D6 D7 2G 或门 A9 (P2.1) 输入接口 输出接口 PA D0 D1 D2 D3 D4 D5 D6 D7 I/O接口芯片8255 A0 A1 CS RD WR PB PC 1.硬件接口电路 2.硬件8255与单片机详细接口电路 3.8255端口地址确定 图9-10中8255A各端口寄存器的地址为： 单片机地址总线： A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 8255地址信号与片选: CS A1 A0 A口： 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 FF7CH B口： 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 FF7DH C口： 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 FF7EH 控制字：1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 FF7FH * 要求： 1、 掌握8031芯片本身并行I/O口的结构与编程 2、掌握8255方式0的硬件及其编程 3、 了解8255方式1、方式2的特点及应用 4、 掌握LED数码管的硬件及其编程（静态显示、 动态显示） 5、掌握简单键盘的硬件及其编程。 第9章 MCS-51扩展I/O接口的设计 51单片机 存储器 RAM 存储器 ROM AB地址总线 DB数据总线 CB控制总线 I/O接口1 设备1 I/O接口2 设备2 51单片机本身芯片的I/O接口不够用或功能不全 9.1 为什么扩展I/O接口 锁存器 真正用作I/O口线的只有P1口的8位I/O线和P3口的某些位线。 9.1.1 I/O接口的功能 I/O接口电路应满足以下要求： 1.实现和不同外设的速度匹配 大多数的外设的速度很慢，无法和μs量级的单片机 速度相比。 单片机只有在确认外设已为数据传送做好准备的前提 下才能进行I/O操作。 想知道外设是否准备好，需I/O接口电路与外设之间传送状态信息。 2. 输出数据锁存 由于单片机工作速度快，数据在数据总线上保留的时 间十分短暂，无法满足慢速外设的数据接收。I/O电路 应具有数据锁存器，以保证接收设备接收。 3. 输入数据三态缓冲 输入设备向单片机输入数据时，但数据总线上面可 能“挂”有多个数据源，为不发生冲突，只允许当前正 在进行数据传送的数据源使用数据总线，其余的应处 于隔离状态。 9.1.4 常用 I/O接口电路 如何实现I/O接口的扩展。Intel公司的配套可编程 I/O接口芯片的种类齐全，为扩展I/O接口提供了很大 的方便。 常用的外围I/O接口芯片有： （1）8255A：可编程的通用并行接口电路（3个8位 I/O口）。 （2）8155H：可编程的IO/RAM扩展接口电路（2个8 位I/O口,1个6位I/O口, 256个RAM字节单元，1个14 位的减法定时器/计数器）。 （3）74LS系列的TTL电路也可以作为MCS-51的扩展 I/O口，如74LS244（缓冲器）、 74LS273（锁存器）等。 9.1.4 常用 I/O接口电路 P2.0 锁 存 器 373 STB ALE 地址总线 WR RD 8031 8031单片机的三种总线 数据总线 控制总线 D0~D7 A0~A7 地址总线 A8~A15 A0~A15 地址总线 PSEN P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 D0 D1 D2 D3 D4 D5 D7 D6 A0 A2 A3 A4 A5 A7 A6 A1 P2口 P0口 锁 存 器 373 STB ALE RD 8031 数据总线D0~D7 控制总线 PSEN C