第四章_触发器.ppt

4.2.1 组合逻辑电路的分析方法 解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。 （2）化简与变换： 4.2.2 组合逻辑电路的设计方法 设计过程的基本步骤： 例3：设计一个电话机信号控制电 路。电路有I0（火警）、I1（盗 警）和I2（日常业务）三种输入 信号，通过排队电路分别从L0、 L1、L2输出，在同一时间只能有 一个信号通过。如果同时有两个 以上信号出现时，应首先接通火 警信号，其次为盗警信号，最后 是日常业务信号。试按照上述轻 重缓急设计该信号控制电路。要 求用集成门电路7400（每片含4个 2输入端与非门）实现 例4：设计一个将余3码变换成8421BCD码的组合逻辑电路。 （2）用卡诺图进行化简。（注意利用无关项） 化简后得到的逻辑表达式为： （3）由逻辑表达式画出逻辑图。 消除竟争冒险的方法 修改逻辑设计 此方法是利用逻辑代数中的等式变换。在确保逻 辑函数值不变的条件下，对原逻辑函数式进行适 当修改，以消除竟争冒险。 （2）逻辑功能 触发器有两个互补的输出端， （3）波形分析例4.1.1 在用与非门组成的基本RDSD触发器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。 基本RS触发器的特点总结： （1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。 二、 同步RS触发器 给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能改变。这种触发器称为同步触发器。 1．同步RS触发器的电路结构 2．逻辑功能 当CP＝0时，控制门G3、G4关闭，触发器的状态保持不变。 当CP＝1时，G3、G4打开，其输出状态由R、S端的输入信号决定。 3．触发器功能的几种表示方法 触发器的功能除了可以用功能表表示外，还有几种表示方法： （1）特性方程 由功能表画出卡诺图得特性方程： （3）驱动表 驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。 同步D触发器 S=D R=D，只有一个输入端D，不会出现S=R=0的现象。 4．同步触发器存在的问题——空翻 4.2.1 主从JK触发器 3．JK触发器逻辑功能的几种表示方法 (1）功能表： （3）状态转换图 （4）驱动表 例4.2.1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 例4.3.1 已知维持—阻塞D触发器的输入波形， 画出输出波形图。 解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 （3）触发器的直接置0和置1端 RD——直接置0端，低电平有效； SD——直接置1端；低电平有效。 4.4 功能转换和使用 4.4.1 触发器的相互转换 1.用JK触发器转换成其他功能的触发器 （1）JK→D 分别写出JK触发器和D触发器的特性方程 （2）JK→T（T’） 写出JK触发器和T触发器的特性方程： 2．用D触发器转换成其他功能的触发器 （1）D→JK 4.4 .2 触发器使用常识及应用实例 4.4.2.1 触发器的主要参数 1.输出高电平VOH和输出低电平VOL 2．低电平输入电流IIL和高电平输入电流IIH 3．最高时钟频率fmax 4.4.2 使用触发器注意事项 1．据触发器的型号认清置0端和置1端是低电平还是高电平有效；所用触发器是否有时钟脉冲CP输入端，且CP是上升沿触发还是下降沿触发。 2．同一功能的触发器可以有不同的电路结构形式，如D触发器有同步型、主从型、边沿触发型等几种电路结构，CP脉冲触发形式各异，使用时要注意CP的作用时刻。尽量不要混用不同型号的触发器。 3．有些触发器设有输入允许控制端（使能端）或输出允许控制端，使用时应注意利用，加适当电平。 4.4. 3 集成触发器的应用实例 1．防抖开关电路 2.简单的红外遥控接收电路（状态记忆电路） 3．优先裁决电路 本章小结 1．触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2．描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 3．按照结构不同，触发