- 1、本文档共30页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
科研训练报告.doc
课程设计(论文)
课程名称: 科研训练
题 目:基于Quartus II的正弦波发生器的设计与仿真
院 (系): 华清学院
专业班级: 通信工程1001
姓 名:
学 号:
指导教师:
2012年7月13日
西安建筑科技大学华清学院课程设计(论文)任务书
专业班级: 通信1001 学生姓名: 指导教师(签名):
一、大作业题目
基于Quartus II的正弦波发生器设计与仿真
二、本次大作业应达到的目的
采用Quartus II进行设计,采用原理图的设计方法,通过调用ROM模块设计并仿真正弦波发生器
三、本次大作业任务的主要内容和要求(包括原始数据、技术参数、设计要求等)
1.熟悉Quartus II的开发环境,掌握原理图设计开发过程;
2.掌握直接数字频率合成(DDS)的原理;
3.使用Quartus II软件,采用原理图设计方法,调用ROM模块,设计正弦波发生器,并进行仿真; 四、应收集的资料及主要参考文献:
[1]周景润,苏碧良《基于Quartus II的数字系统Verilog HDL设计实例详解》.电子工业出版社,2010年5月
[2]夏宇闻《Verilog数字系统设计教程》.北京航空航天大学出版社,2003年7月
五、审核批准意见
教研室主任(签字) 摘 要
正弦信号应用极为广泛,通常作为标准信号,用于电子学性能实验及参数测量,故要求正弦波信号发生器输出波形具有较高的精度、稳定度及低失真度。产生正弦信号的方法很多,可以采用函数发生器 MAX038或 ICL8038集成芯片外接分立元件来实现,通过调节外接电容或电阻来设置输出信号频率。但输出信号受外部分立器件参数影响很大,且输出信号频率不能太高,同时无法实现频率步进调节。另外,采用 FPGA+D/A可实现正弦信号发生器的设计,同时可实现频率步进调节,但当输出高频信号时,需要高速D/A来配合工作。本文采用直接数字合成(DDS)技术
目 录
第一章 绪论 5
1.1课题背景 5
1.2波形发生器的现状 5
1.3课题目的及意义 5
第二章 Quartus II 6
2.1 Quartus II的简介 6
2.2 Quartus II软件的功能 7
2.3 Quartus II软件的启动 8
第三章 直接数字频率合成 9
3.1直接数字频率合成定义 9
3.2 直接数字频率合成原理 9
第四章 基于Quartus II正弦波发生器的设计 10
4.1正弦波信号发生器的组成: 10
4.2 顶层VHDL文件设计 11
4.2.1创建工程和编辑设计文件 11
4.2.2 创建工程 12
4.3 正弦信号数据ROM定制 14
4.3.1设计ROM初始化数据文件 14
4.3.2 定制ROM元件(DATAROM.VHD) 15
4.3.3仿真 16
第五章 总结与心得 19
5.1总结 19
5.2心得 20
参考文献 21
附 录 22
Quartus II 是Altera公司的综合性PLD开发软件,支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II可以在XP、Linux及Unix上使用,除了可以使用Tcl脚本完成设计流程外,提供了完善的用户图形界面设计方式。Quartus II支持Altera的IP核,包含了LPM宏功能模块库,使用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 此外,Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合,可以方便地实现各种DSP应用系统;支持Altera的片上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台具有运行速度快,界面统一,功能集中,易学易用等特点Quartus II提供了完全集成且与电路结构无关的开发包环境,具有数字逻辑设计的全部特性,包括:
可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述,并将
您可能关注的文档
最近下载
- 中医气功学导论期末试卷.docx
- 请你谈一下你为什么要加入中国共产党谈谈为什么加入中国共产党.pptx VIP
- 2024南方电网广西电网公司校园招聘公开引进高层次人才和急需紧缺人才笔试参考题库(共500题)答案详解版.docx
- DB37T19976—2011山东物业服务规范第1部分住宅物业.doc
- 七年级心理健康教案完整版.docx
- 赤泥综合利用项目可行性研究报告(完整案例).pdf
- 2024款比亚迪海豹06DM-i豪华型尊贵尊荣尊享旗舰_用户手册驾驶指南车主车辆说明书电子版.pdf
- 企业技术改造资金绩效评价总结报告.doc
- 《生物化学》全套教学课件(共13章完整版).pptx
- 15-彭向刚-学习领导科学提升领导力(清华)__(全国各校课件参考).ppt
文档评论(0)