第七章嵌入式.ppt

  1. 1、本文档共53页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第七章嵌入式.ppt

WHEN st1 = IF DATAIN = 0 THEN Q = 10111 ; ELSE Q=10100 ; END IF ; WHEN st2 = IF DATAIN = 1 THEN Q = 10101 ; ELSE Q=10011 ; END IF ; WHEN st3= IF DATAIN = 0 THEN Q = 11011 ; ELSE Q=01001 ; END IF ; WHEN st4= IF DATAIN = 1 THEN Q = 11101 ; ELSE Q=01101 ; END IF ; WHEN OTHERS = Q=00000 ; END CASE ; END PROCESS COM1 ; END behav; 接上页 11011/01001 ST4/ST3 ST3 0/1 0 x clk 0 0 0 0 1 RESET xx x ST0 xx ST0/ST4 ST3/ST2 ST2/ST1 ST1/ST0 Next _state 11101/01101 ST4 1/0 10101/10011 ST2 1/0 10111/10100 ST1 0/1 10000/01010 ST0 1/0 Q Current_state DATAIN 状态转换图 STX 输出不仅取决于现态,还与输入有关; Mealy型 对照 图7-10 例7-5状态机工作时序图 缺点:输出信号Q是由组合电路直接产生,故有毛刺。 对照 【例7-6】 MEALY2 LIBRARY IEEE; --MEALY FSM USE IEEE.STD_LOGIC_1164.ALL; ENTITY MEALY2 IS PORT ( CLK ,DATAIN,RESET : IN STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(4 DOWNTO 0)); END MEALY2; ARCHITECTURE behav OF MEALY2 IS TYPE states IS (st0, st1, st2, st3,st4); SIGNAL STX : states ; SIGNAL Q1 : STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN COMREG : PROCESS(CLK,RESET) --决定转换状态的进程 BEGIN IF RESET =1 THEN STX = ST0; ELSIF CLKEVENT AND CLK = 1 THEN 接下页 CASE STX IS WHEN st0= IF DATAIN = 1 THEN STX = st1; END IF; WHEN st1= IF DATAIN = 0 THEN STX = st2; END IF; WHEN st2= IF DATAIN = 1 THEN STX = st3; END IF; WHEN st3= IF DATAIN = 0 THEN STX = st4; END IF; WHEN st4= IF DATAIN = 1 THEN STX = st0; END IF; WHEN OTHERS = STX = st0; END CASE ; END IF; END PROCESS COMREG ; COM1: PROCESS(STX,DATAIN,CLK) --输出控制信号的进程 VARIABLE Q2 : STD_LOGIC_V

文档评论(0)

整理王 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档