基于ARM与FPGA的主飞行仪显示系统的设计.pdfVIP

基于ARM与FPGA的主飞行仪显示系统的设计.pdf

  1. 1、本文档共2页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一般工业技术

   50      《计量与测试技术》2009 年第 3 6 卷第 1 期 基 于 A RM 与 FP GA 的 主 飞 行 仪 显 示 系 统 的 设 计 The M ai n Flight - Di sp lay Syst em Design B ased on A R M and F P GA 姜丹丹  李成贵 (北京航空航天大学仪器科学与光电工程学院 ,北京 1000 83 摘  要 : 为了提高现代主飞行仪显示系统的时实性和满足智能化 、小型化的要求 ,利用ARM9 的高主频特性和 FP GA 的高协处理能力 ,设计了以ARM 微处理器和 F P GA 芯片为核心的飞机座舱显示系统 。通过对典型实例的测试 ,系统可以实现图像的实时显示 ,验证了该方法的可行性和有效性 , 并为 显示系统的多任务处理等智能化发展有一定探索意义 。 关键词 :ARM 微处理器 ;F P GA ; 实时显示 1  引言 系统运行程序 的存储空间 ,系统上 电 ,原先通过 J TA G 烧 飞行技术 的发展使得座舱 内需要显示 的信 息量增 写在 N AN D FLA SH 的程序 自动 加载到 S3C24 10 中运 大 ,尤其在做战术动作时 ,画面变换速度快 ,要求 图形 的 行 。 更新速度也必须很快 ,至少要比帧或场的刷新速度快 ,才 系统后端 以 FP GA 、两组 SRAM 和 L CD 电路组成 。 可以避免画面 的断续 。根据 EF IS 的发展趋势 ,将 来可 FP GA 主要任务是传输系统前端 的运行结果 、完成数据 加入语音指令系统、故障报警系统 、头盔显示器和平视显 格式的转换 (将 8bit s 的数据转换成 5 :6 : 5 的 16bit s 格 示器等 。因此设计为达到动态实时显示 、画面清晰和智 式 ,这 是 由L CD 的显示 格式决定的 ,实现两组 SRA M 能化 的要求 ,硬件上需采用更合理的设计 ;软件上需研究 的帧存切换和驱动 L CD 显示 。 提高 图形显示质量 的算法 。目前 国内外主要采 用 D SP 212  A RM 微处理器与 F PGA 接 口的设计 为主处理器构建 E FI S 系统 。随着 A RM 微处理器性能 连接系 统前 端和后 端 的接 口是系 统设 计 的难点 。 的飞速发展 ,A RM 具有高主频及智能化特性 ,应用越来 S3 C24 10 采 用 外 部 DMA 方 式 传 输 暂 时存 放 在 内部 越广泛 ,将 A RM 作为主处理器应用于 E FI S 系统 ,能满 SDRA M 的经 内核 运算 处 理 的 图形 数 据 , 接 口设 计 的 足系统性能的要求 ,为今后实现多任务智能化管理具有 FP GA 部分主要由异步 F IFO 模块 、复位模块 、数据缓冲 一定的研究价值 。 模块组成 。异步 FIFO 模块实现数据传输 的速度匹配 , 1  系统硬件设计 系统采用 的异步 FIFO 宽度为 8bits ,深度为 2048 。F IFO 11 1  系统总体设计 的 write 部分接收 S3 C24 10 输出的数据 ,read 部分 由 FP2 E FI S 系统 以 A RM9 ( S3C24 10 微 处理 器和 FP GA GA 控制 。复 位模块 在控制信 号的作用下 实现 对系统 ( ( Spartan3XC3 S1000 芯片为核心进行构建 ,分为前端 FIFO 的复位控制 。其接口信号连接如图 2 所示

文档评论(0)

fengbing + 关注
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档