EDA课程设计-数字跑表.doc

目录 一、设计题目及要求 2 二、设计过程及内容 2 2.1第一个模块：控制模块 3 2.2第二个模块：分频模块 4 2.3第三个模块：计时模块 4 2.4第四个模块：选时模块 7 2.5第五个模块：显示模块 9 三、设计总结 10 四、参考文献 11 一、设计题目及要求 设计题目：数字跑表 要求：1 具有暂停，启动功能。 2 具有重新开始功能。 3 用六个数码管分别显示百分秒，秒和分钟。 二、设计过程及内容 通过分析设计题目中数字跑表的功能，我查阅了相关书籍和资料，思考该题目所需完成的模块。确定模块后进一步确定需要用到哪些器件。首先，对于要实现的暂停、启动功能和重新开始功能，需要有一个控制模块完成相关控制。然后由于需要获得一个100HZ的时钟脉冲，要用到一个分频模块。将实验箱提供的频率转换为100HZ即数字跑表百分秒的频率。然后是计时模块，完成跑表的百分秒、秒和分钟的计时功能。接下来由于实验箱提供的数码显示是扫描显示，必然需要一个选时模块。最后一部分则是显示模块。以下详细讲解设计过程： 根据要求，将设计分成五个模块： 1、控制模块：使跑表具有启动、暂停及重新开始的功能； 2、分频模块：对实验箱所提供的频率转换为本设计所需要的为100HZ的时钟脉冲； 3、计时模块：进行时间的计时，同时将当前时间输出给选时模块； 4、选时模块：从计时器得到当前时间输出给显示模块； 5、显示模块：时间显示。 总图如下： 2.1第一个模块：控制模块 RESET端为全局清零按钮，接到控制模块和计时模块的清零端，负责将计数器清零。当RESET为低电平时，控制模块和总计数器模块清零，跑表重新开始工作。与门可控制时钟信号是否被输出到下一级。START_STOP为启动\暂停按钮，当跑表为START状态时CLK端为高电平，QA为1，时钟信号输出，当跑表为STOP状态时CLK端为低电平，QA为0，时钟信号不输出，从而实现开始和暂停的功能。 电路图如下： 仿真波形： 2.2第二个模块：分频模块 为了将实验箱提供的1465HZ进行转换，将74161接成15进制计数器，从而实现分频的功能，将给定的频率转换为我们需要的100HZ的近似时钟信号。然后将输出的时钟接入到计时模块。 电路图如下： 仿真波形： 2.3第三个模块：计时模块 本模块由两个60进制计数器和一个100进制计数器构成，从而实现百分秒向秒、秒向分的计数功能需求。60进制计数器及100进制计数器均采用两个74160，采用整体置数方式接成。从60进制计数器和100进制计数器这三个输出端分别接出八个端口（秒、分、时的个位及十位分别由四个二进制代码表示），将当前时间编码传送给选时模块，以实现时间的选择和显示。(秒个位：S0A,S0B,S0C,S0D;秒十位：S1A,S1B,S1C,S1D;分个位：M0A,M0B,M0C,M0D;分十位：M1A,M1B,M1C,M1D;百分秒个位：H0A,H0B,H0C,H0D;百分秒十位：H1A,H1B,H1C,H1D.) 电路图如下： 仿真波形： 100进制计数器（count100）： 仿真波形： 60进制计数器（count60）： 仿真波形： 2.4第四个模块：选时模块 本模块由四个八选一数据选择器74LS151和地址选择器74LS161构成。 地址选择器74LS161接入一个1465 HZ的时钟信号，使能端和清零端接高电平，使其循环工作，产生一组循环地址码A、B、C，接到数码管的地址端，使其循环显示数字。同时，地址选择器74LS161产生的一组循环地址码接入到四个八选一数据选择器74LS151上，使其对地址相同的一组数据进行选择，产生四个二进制数A0,A1,A2,A3，即为数码管所要显示的数字的编码。 第一个74LS151上的输入端为秒、分、百分秒个位及十位的四位二进制的最低位（S0A,S1A, M0A, M1A, H0A, H1A）, 第二个74LS151上的输入端为秒、分、百分秒个位及十位的四位二进制的次低位（S0B,S1B,M0B,M1B,H0B,H1B）, 第三个74LS151上的输入端为秒、分、百分秒个位及十位的四位二进制的第二位（S0C,S1C,M0C,M1C,H0C,H1C）, 第四个74LS151上的输入端为秒、分、百分秒个位及十位的四位二进制的第一位（S0D,S1D,M0D,M1D,H0D,H1D），通过这四个八位二进制数比较器74LS151选出同一组数(秒个位：S0A,S0B,S0C,S0D;秒十位：S1A,S1B,S1C,S1D;分个位：M0A,M0B,M0C,M0D;分十位：M1A,M1B,M1C,M1D;百分秒个位：H0A,H0B,H0C,H0D;百分秒十位：H1A,H1B,H1C,H1D.)作为输出A0,A1,A2,A3，