基于缺陷均匀分布的互连线间耦合电容分析.pdf

第32卷第6期 计 算 机 学 报 v01．32No．6 2009 2009年6月 CHlNESF C()MPUTERS June JOURNAl，OF 基于缺陷均匀分布的互连线间耦合电容分析 段旭朝¨’2’ 赵天绪” ’’(宝鸡文理学院计算与信息研究所陕西宝鸡721007) 2’(宝鸡文理学院物理与信息技术系陕西宝鸡721007) 摘要互连线的寄生效应是制约深亚微米VLSI电路实现高速、高密度的关键因素．文中分析了集成电路制造过 程中的工艺缺陷对互连线间寄生电容的影响，给出了考虑缺陷等因素的线间寄生电容模型．模拟结果表明，导电冗 余物缺陷明显增加了线阅寄生电容，从而对电路的可靠性有较大影响． 关键词缺陷；延迟；互连线；寄生电容；耦合电容 中图法分类号TP302DO!号：10．3724／SP．J．1016．2009．01147 of Basedon Interconnections Capacitance AnalysisCoupling among Defect’SUniformDistribution DUANXU—Cha01’，2’ZHAOTJan—XUl’ ”(Institute and CollegeArtsand 721007) ofComputationInforrrmtion。Baojiof Sciences，Baoji，Shaanxi and Artsand 721007) 2’(PhysicsInrformationTechnologyDepartment。BaojiCollegeof Sciences，Baoji，Shaanxi AbstractThe effectisoneofthe factorsthatrestricttheVLSI for— parasitical key development ward and this affectedthedefects highspeedhighdensity．Inpaper，theparasiticalcapacitanceby intheIC interconnectionsis andthemodelofthe manufacturingamong analyzed parasiticalcapac— itanceis results electric makesthe ca— simulationshowthattheextra defect given．The parasitical increaseunder a betweeninterconnectionsinthis given pacitance space