第七章部分习题解答.pdfVIP

7 常用时序逻辑功能器件 7.1.3 试 用 负 边 沿 D 触发 器组成 4 位二进 制异步加 计数器， 画出逻辑 图。 解 ：首 先 将 4 个触发 器接成计 数工作状 态，即将各触发器 的 D 端与 其 Q 端 相连接。然后决定 级间连接 方式，即按照二进 制加法计 数规则，当低位 触 发器 的 Q 端 已经为 1 时 ，则再输 入一个计 数脉冲后 Q 端应翻 转为 0 ， 同 时 向 高 一位触发 器发出进 位信号，使高一位 翻转。 因为是用负 边沿触发 器，所 以 只 要将低位 触发器的 Q 端接至 高 1 位触 发器的时 钟输入端 ，当低位的 Q 端由 1 变 为 0 时，正 好作为 高一位的 时钟信号。按照上 述步骤， 用 负边沿 D 触发 器组成的 4 位二进制异步加法计数器电路如图题解 7.1.3 所示。 7.1.5 试 分 析 图题 7.1.5 电路 是 几进制计 数器，画 出各触发器输出端 的波形图。 解 ：由 图题 7.1.5 可 写出各触 发器的驱 动方程和 该电路的 状态方程，即 ⎧ J Q J Q J 1 ⎪ ⎧ ⎧ 0 1 2 2 1 ⎨ ⎨ ⎨ ⎪ K Q K 1 Q0 K Q ⎩ 0 2 ⎩ ⎩ 2 1 驱动方程： ⎧ n+1 n + n n Q0 Q0 Q2 Q0 ⎪⎪ n+1 n n n n ⎨Q1 Q2 Q1 +Q0 Q1 ⎪ n+1 n n n n n Q Q Q +Q Q Q 状态方程： ⎪⎩ 2 2 1 2 1 1 根据驱动方程或状态方程可列出其状态表，如表题解 7.1.5 所示。 表 题 解 7.1.5 计数脉冲 电路状态 等效十进制 CP 的顺序 Q2 Q1 Q0 数 0 0 0 0 0 1 0 1 1 3 2 1 1 1 7 3 1 1 0 6 4 1