第三章 低级建模的基础实例.pdfVIP

第三章 低级建模的基础实例 第三章 低级建模的基础实例 第第三三章章 低低级级建建模模的的基基础础实实例例 从这一章开始，主要是由四个实验组成。 实验七 数码管电路驱动。: 这个实验作为入门实验最具经典。透过这个实验可以有效让读者在“实感”上， 感觉“低级建模”和传统的建模的区别。而且这个实验又很好的告诉读者“低级 建模”最基本的“建模思路”。此外，希望读者可以熟悉与“低级建模”的“图 形”。 PS2 实验八： 解码 这个实验可以视为“数据采集”的入门的实验。因为VerilogHDL的建模，不像 C语言般编程般，可以很简单的“从引脚读取数据”。 实验九：VGA驱动 这个实验在这章笔记中估计是让许多读者头疼（笔者也是）。此实验除了是要表 达了在“VGA 驱动”之中容易被忽略的要点以外，还非常焦距在“组合模块” 与“连线关系”的活跃使用。在“低级建模”之中“组合模块”是非常重要的基 本元素之一，它的作用是为了更“透彻”和“仔细”说明在“不同层次关系”的 建模。此外还表达了各个模块在“图形”中的“连线关系”。 实验十： 串口模块 在练习单片机中，由于用户只是在表面上执行配置而已，常常忘记了关于串口最 根本的构造。串口模块有包含“发送模块”和“接收模块”，它们基本上是独立 存在东西。在“低级建模”中的基础，笔者一直强调“并行操作”思维的重要性， 了解它后不仅很容易解读VerilogHDL代码，而且对设计也有很大的帮助。这个 实验就有这样的初衷。 以上的四个实验，笔者希望读者可以发现隐藏在每个实验的“要点”，并且可以 好好思考和了解它。“低级建模”讲求的是在建模上“可视”的“逻辑性”，如果 只是单单去实践实验而且不好好去理解其中的要点，效果可是事倍功半。在进行 实验期间，读者最好可以画画自己的“图形”，因为实现“低级建模”是从具体 的“视”开始，而不是抽象的“思”开始。 3.1 实验七：数码管电路驱动 3.1 实验七：数码管电路驱动 33..11 实实验验七七：：数数码码管管电电路路驱驱动动 学习过单片机的朋友，多多少少都对数码管有些认识吧？关于这些基础知识，我就不再 重复了，因为网上已经有一大堆这样的资料。我曾经学过不同驱动方法，但是从黑金开 发板的电路来看，我觉得设计者真的很GOODJOB。因为黑金开发板所承载的电路很基 础，所以它才有学习的价值。 数码管是共阳，而是用PNP管来反响驱动并且控制列扫描（SEL0_T和SEL1_T）。而且 所有的数码管的“段选信号”（LEDA..LEDH）都共用同样的引脚。结论来说，数码管 都信号都是“低电平有效”。 实验七的实验目的，是设计现实最大为99数字在2 个数码管资源上。采取的现实方法 是同步动态扫描。估计“动态扫描”应该学习过吧, “同步动态扫描”是指“行信号” 和“列信号”同步扫描。换句话说，是真正意义上的并行操作。 我们先看看实验七要建立的模块： 实验七的组合模块 exp07_top.v 是又四个功能模块组成。每一个功能模块都如本身的命 名一样。程序的设计思路如下： “十位取位模块”接收最大为99 的数目。然后由该模块进行取位的操作，将十位和各 位划分，然后输出独自的信号线 Ten_Data 和 One_Data。中间是“SMG加码模块”， 将由二进制组成的数目“转换”成SMG 码。Ten_Data 和 One_Data 被转换后，再经 Ten_SMG_Data 和 One_SMG_Data 输出。最后由“扫描模块”smg_can_module.v ，执 行“同步动态扫描”点亮数码管。 3.1.1 number_mod_module.v 3.1.1 number_mod_module.v 33..11..11 nnuummbbeerr__mmoodd__mmoodduullee..vv “number_mod_module.v”的设计很简单，就是利用数学运算符“%”和“/”分别取得 十位和各位。因为是十位取位的关系，所以最大的输入数是00~99而已。 上面的源码比较简单。但是有几点可能会造成读者的困惑。在第16~17 行声明了32位 的寄存器，寄存器的目的是在第27~28 行，用来保存取位结果的十位和个位。但是为什 么是32位呢？ 我记得在quartus II 9.0 版本中 ，“除法器”可以自己定义。但是在 10.0 版本，这些选 项就消失了。尤其是说消失，还不如说更“默认化”了。默认下“除法器”和“求余器” 是32 位输出。但是经过“编译”过后，编译器会“自动优化”最适合的位宽。所以这 也是为什么，在1