8086外部基本引脚与工作模式.pptVIP

8086CPU芯片 什么是分时复用？ 分时复用就是一个引脚在不同的时刻具有两个甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用方法 “引脚”小结 CPU引脚是系统总线的基本信号 可以分成三类信号： 8/16位数据线：D0～D7/15 20位地址线：A0～A19 控制线： ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND “引脚”提问 提问之一： CPU引脚是如何与外部连接的呢？ 解答：总线形成 最小组态总线形成 Intel 8282 具有三态输出的 TTL电平锁存器 STB 电平锁存引脚 OE* 输出允许引脚 Intel 8286 8位双向缓冲器 控制端连接在一起， 低电平有效 可以双向导通 输出与输入同相 74LS373 具有三态输出的 TTL电平锁存器 LE 电平锁存引脚 OE* 输出允许引脚 74LS245 8位双向缓冲器 控制端连接在一起，低电平有效 可以双向导通 输出与输入同相 74LS244 双4位单向缓冲器 分成4位的两组 每组的控制端连接在一起 控制端低电平有效 输出与输入同相 总线控制器8288 8288由状态译码器、命令信号发生器，控制信号发生器及控制电路4部分组成。由8086／8088 CPU来的总线状态信号S2，S1及S0经8288的状态译码器译码后，与输入控制信号AEN，CEN和IOB相配合，便产生总线命令和控制信号。 总线控制器8288的连接 系统总线信号 AD7～AD0 A15～A8 A19/S6～A16/S3 +5V 8088 ALE 8282 STB A19～A16 A15～A8 A7～A0 D7～D0 IO/M* RD* WR* 8282 STB 8282 STB 8286 T OE* MN/MX* IO/M* RD* WR* DT/R* DEN* OE* OE* OE* 2.3.3 8086/8088最小模式/组态的总线形成/典型配置 （3）20位地址总线:采用3个三态透明锁存器8282/74LS373进行锁存和驱动 （2）8位数据总线:采用数据收发器8286/74LS245进行驱动 （1）系统控制信号:由8088引脚直接提供 RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RD READY CLK READY MN / MX +5V 控制总线 地址总线A19～ A0 数据总线D7～D0 ALE A19～A8 AD7 ～AD 0 DT / R DEN 8088 CPU STB 8282 OE T OE 8286 8284A 系统总线 有问题！ 20位地址总线的三态输出： 无效时，不允许数据输出，呈高阻状态 透明：锁存器的输出能够跟随输入变化 输出控制信号OE*有效时，允许数据输出； DI0～DI7 DO0～DO7 +5V 地址锁存信号ALE STB OE GND 8282常用连接方法 OE为高电平，输入和输出隔离。 OE为低电平， STB为高电平，输出和输入相同。 OE为低电平， STB为高电平变为低电平时，输入端数据锁存到内部寄存器中，输出端与内部寄存器的内容相同，从而实现了锁存。 AD7～AD0 OE*＝0，导通 T＝1 A→B T＝0 A←B OE*＝1，不导通 图2.6 最小模式下的8086系统配置P48 E*＝0，导通 DIR＝1 A→B DIR＝0 A←B E*＝1，不导通 DI0DI1DI2DI3DI4DI5DI6DI7OE DO0DO1DO2DO3DO4DO5DO6DO7STB DI0DI1 DO0DO1 DI7OE DO7STB 数据 … 数据 OE STB ALE AD0AD1AD2AD3AD4AD5AD6AD7 AD8 AD9 AD15 AD16AD17AD18AD19BHE 8282 图 锁存器和 的连接 2.6A 8282 8086 8086 8282 8282 图2.6B 8286收发器和8088的连接 问题：8286.OE能否直接接地？为什么和8088.DEN相连接？ 510Ω 510Ω X1 X2 控制总线 EFIF/C RDY RES READY RESET RESET READY CLK CLK 8086/8088 8284 图2.6C 8284和8086/8088的连接 脉冲发生器 晶体