Ch2_组合逻辑电路.ppt

2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争与冒险 电路分析 分析结果-考虑门延迟 定义-竞争 组合电路中一个逻辑门的多个输入端可能是由同一个输入信号经过不同的路径传递过来。由于传递途径不同，很容易引起延迟时间不一致。因此，同一输入信号的变化传递到该门电路不同输入端的时间很可能也是不一致的，有先有后，这种现象被称为“竞争”。 定义-冒险 由于竞争的存在，组合电路的分析便不能完全用理想的稳态来处理，而应该考虑到电路中可能出现短暂的输出错误。 并不是每一次竞争必然会引起输出错误，只是应该考虑到存在这样的一种可能性。通常我们把能够产生错误输出的竞争称为“临界竞争”，而把不会产生错误输出的竞争称为“非临界竞争”。当组合电路中出现临界竞争时，输入信号的某些变化会引起输出端相应的短暂性的错误，产生尖峰干扰。这种现象就称为“冒险”。可见，竞争只是产生冒险的条件，冒险则是临界竞争引起的结果。 例2.3.1 设组合逻辑电路的逻辑表达式为F = AB + AC + CD，试判断电路是否可能存在竞争冒险现象。 例2.3.2 设组合逻辑电路的逻辑表达式为 L = (A + B)(A + C)，试判断电路是否可能存在竞争冒险现象。 表2 - 20 真值表 图 2 - 48 例2 - 13卡诺图 由于要求用或非门和与或非门实现， 因此应在卡诺图上圈“0”，求出最简或与式后，先通过摩根定律将其变换为“或非-或非”式和“与或非”式， 然后就可以用相应的逻辑门实现。  从卡诺图读出F的最简或与式为 ，利用摩根定律对其变换得 由此得到用或非门和与或非门实现的电路如图2 - 49所示。 图 2 - 49 例2 - 13电路 (a) 或非门实现； (b) 与或非门实现 图 2 - 50 例2 - 14卡诺图 3. 逻辑门多余输入端的处理 当设计过程中逻辑门有多余输入端时，一般可按照以下方法进行处理： ① 与门、与非门的多余输入端可接到逻辑1所对应的电平上， 或和使用的“与”输入端接到一起； ② 或门、 或非门的多余输入端可接到逻辑0所对应的电平上， 或和使用的“或”输入端接到一起； ③ 与或非门与项多余输入端的处理方法和与门、 与非门相同， 或完全和使用的与项并联； ④ 异或门的多余输入端接到逻辑1所对应的电平上， 功能上当作非门使用； ⑤ 同或门的多余输入端接到逻辑0所对应的电平上， 功能上当作非门使用； ⑥ 逻辑门输入端并接增加了前级电路的负载， 一般不用这种多余输入端处理方法； ⑦ TTL逻辑门多余输入端可以悬空，且相当于接逻辑1，但容易引入干扰； CMOS逻辑门多余输入端不可以悬空， 必须进行适当连接。 作业： P50：2-1(c)，2-3， 2-5(3)(5)，2-7，2-9， 2-13，2-15 2． 冒险的种类 根据毛刺极性的不同，可以把冒险分为0型冒险和1型冒险两种类型。 输出毛刺为负向脉冲的冒险称为0型冒险， 它主要出现在与或、 与非、 与或非型电路中。 输出毛刺为正向脉冲的冒险称为1型冒险， 它主要出现在或与、 或非型电路中。 二 逻辑冒险的识别 1． 代数识别法 利用代数方法判别冒险现象一般采用下述步骤： （1）找出函数式中同时以原变量和反变量形式出现的变量； （2）将其它变量的所有可能取值组合代入函数式，即消去其它变量，看是否出现了F = A· A 、F = A + A 这两种形式； （3）如果出现上述两种形式，则可断定电路可能会出现竞争冒险现象。 存在0型冒险 存在1型冒险 * 常用数字集成电路的种类（按集成电路工艺） 1 双极型集成电路（双载子：空穴和电子同时参与导电） 以通常的NPN或PNP型双极型晶体管为基础的单片集成电路。它是1958年世界上最早制成的集成电路。双极型集成电路主要以硅材料为衬底，在平面工艺基础上采用埋层工艺和隔离技术，以双极型晶体管为基础元件。 在数字集成电路的发展过程中，曾出现了多种不同类型的电路形式，典型的双极型数字集成电路主要有晶体管-晶体管逻辑电路(TTL)，发射极耦合逻辑电路(ECL)，集成注入逻辑电路(I2L)。 TTL电路形式发展较早，工艺比较成熟。ECL电路速