- 1、本文档共38页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA实验指导书全(Verilog版)6,eda实验指导书,计算机网络实验指导书,实验室作业指导书,实验指导书,实验指导书格式,java实验指导书,检测实验室作业指导书,操作系统实验指导书,plc实验指导书
FPGA设计与应用
实验指导书
桂玲 编
武汉理工大学华夏学院
2011年9月
前 言
一、实验课目的
EDA实验课是电子教学中重要的实践环节,包括了开发环境基本操作及语言、设计、计数器设计、扫描显示电路的驱动、综合层次性实验——交通灯或数字设计实验。要求学生通过实验学会正确使用EDA,掌握器件的开发,熟练使用开发环境,掌握语言的编程,掌握数字电路和系统的设计。
通过实验,使学生加深对课堂专业教学内容的理解,培养学生理论联系实际的能力,实事求是,严谨的科学作风,使学生通过实验结果,利用所学的理论去分析研究EDA技术。培养学生使用EDA实验设备的能力以及运用实验方法解决实际问题的能力。
② 认真阅读有关实验的理论知识;
③ 读懂程序代码。
2.实验过程
按时到达实验室;
认真听取老师对实验内容及实验要求的讲解;
认真进行实验的每一步,观察程序代码与仿真结果是否相符;
将实验过程中程序代码和仿真结果提交给老师审查;
做完实验后,整理实验设备,关闭实验开发板电源、电脑电源后方可离开。
3.实验报告
① 按要求认真填写实验报告书;
认分析实验结果;
按时将实验报告交给老师批阅。
目 录
实验一 ISE开发环境入门_五人表决器……………………………………………4
实验二加法器、比较器的设计……………………………………………26
实验三 流水灯………………………………………………………………………28
实验四 计数器………………………………………………………………………30
实验五综合层次性实验——数字秒表设计…………………………………………32
实验六综合层次性实验——交通灯设计………………………………………34
附录一 basys 2开发板资料………………… ……………………………………36
实验一 ISE开发环境入门
一、实验目的
1.了解ISE开发环境及基本操作。
2.熟悉设计方法和步骤。
3.掌握电路的综合和实现。
4.掌握电路仿真与时序分析。
5.熟悉3/8线译码器工作原理和五人表决器设计。
二、实验内容和基本原理
1.以3/8线译码器为例,总体思路以Basys 2开发板中的三个拨位LD7~LD0)上显示。
2.输入与输出之间逻辑关系
3.以Basys 2开发板中的五个拨位 A B C D E F 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 others 0
5.输入与输出之间逻辑关系
f=abc+abd+abe+acd+ace+ade+bcd+bce+bde+cde;
三、主要仪器和设备
主要仪器和设备:计算机,。“File”→“New Preject”。
②进入新建工程向导对话框
②点击“Next”后,Simulator:ISim(VHDL/Verilog)
Preferred Language:Verilog
③点击“Next”后,”后,”,进入新建源文件向导对话框,输入文件名。
③点击“Next”后,”后,”后,module experiment1(
output [7:0] ld,
input [2:0] sw
);
assign ld[0]=~sw[2]~sw[1]~sw[0];
assign ld[1]=~sw[2]~sw[1] sw[0];
assign ld[2]=~sw[2] sw[1]~sw[0];
assign ld[3]=~sw[2] sw[1] sw[0];
assign ld[4]= sw[2]~sw[1]~sw[0];
assign ld[5]= sw[2]~sw[1] sw[0];
assign ld[6]= sw[2] sw[1]~sw[0];
assign ld[7]= sw[2] sw[1] sw[0];
endmodule
3、综合。
4、仿真。
①先选中Simulation,然后选中器件名字,点击鼠标右键,弹出一个快捷菜单。
②点击“New Source”后,module test;
reg [2:0] sw;
wire [7:0] ld;
experiment1 uut (
.ld(ld),
.sw(sw)
);
initial begin
sw = 8b000;
#100 sw = 3b001;
您可能关注的文档
最近下载
- 充电桩施工方案.doc
- 《思路要清晰》教学反思.doc
- 新教科版高中信息技术必修一2.2《做出判断的分支》说课稿.docx
- 厂房租赁水电费合同6篇.docx
- 个人所得税课件ppt课件.ppt
- 钳工实操试卷(共44套).pdf
- 广东开放大学 期末复习参考资料答案 10632k2-现代企业管理.docx
- 成长英语教师用书提高篇(教学课件)Unit 4 Individual Participation,Collective Intelligence.pptx VIP
- Sysmex CS-5100全自动血凝分析仪标准操作程序.docx VIP
- 弘扬教育家精神教师感悟15篇必威体育精装版.docx VIP
文档评论(0)