汇编语言(微机)第五章.ppt

第五章：输入输出基本技术 输入输出数据锁存器和缓冲器，用以解决CPU 与外设之间速度不匹配的矛盾，以及起隔离和缓冲的作用。 控制命令和状态寄存器，以存放CPU对外设的控制命令和外设的状态信息。 地址译码器，用来选择接口电路中的不同端口。 读写控制逻辑。 中断控制逻辑。 　 　　 输入设备条件传送方式的程序流程图。 相应的程序段为： AWAIT ： IN AL，29H TEST AL，01H JZ AWAIT IN AL，28H MOV ［BX］，AL 　 中断： 是指在CPU正常运行程序时，由于内、外部事件引起CPU暂时中止正在运行的程序，转而去执行请求CPU暂时中止的内、外部事件的服务程序，待该服务程序处理完毕后又返回到被中止的程序。 一般的输入输出设备，如CRT终端、行式打印机等。 数据通道，如磁带、磁盘等。 实时时钟，如定时器芯片8253等的定时输出作为定时中断请求信号。 故障信号，如电源掉电等。 软件中断，如为调试程序而设置的中断源。 ① 中断处理：包括发现中断请求、响应中断请求、中断处理与中断返回。 ② 中断控制：主要是实现中断优先级的排队和中断嵌套。 　 （1）中断类型码或包含在指令中，或是预先规定的； （2）不执行INTA总线周期； （3）除单步中断外，任何内部中断都无法禁止； （4）除单步中断外，任何内部中断的优先级都比任何外部中断的优先级高。 １.软件查询确定中断优先级 当CPU响应中断后，读入中断寄存器的状态，逐位检测，若某位有中断请求，即转入相应的中断服务程序入口。在查询方式中询问的次序即为优先级的次序，不需要有判断和确定优先级的硬件排队电路。 中断优先级的判断 ２.硬件查询确定优先级 中断优先级的判断 ３.中断优先级编码电路 中断优先级的判断 5.4.4 中断传送方式的接口电路 接口芯片概述 5.5 I／O 接口芯片概述 5.5.1 I/O接口电路的发展与分类１、I/O接口电路（I/0接口芯片）的发展 I/O接口电路与CPU 芯片同步发展，以微型计算机系统为例，每种系列的CPU芯片都有对应的I/O接口芯片与之配套，以构成高性能的微型计算机系统。例如，Intel 8080/8086微处理器的配套I/O接口芯片8251、8253、8255、8237和8259等。 接口芯片概述 ２、I/O接口电路的分类 (１)按功能选择的灵活性来划分 不可编程接口芯片 这种接口芯片内部的接口电路比较简单，接口功能单一，工作方式基本固定，使用方便，例如数据缓冲器74LS244和74LS245、数据锁存器74LS373等。 可编程接口芯片 接口芯片内部的接口电路非常复杂，接口功能强，具有多种工作方式，可以在不改变硬件连接的情况下，通过软件编程来改变芯片的内部结构选择芯片的工作方式及接口功能。如：Intel 公司的8251、8253、8255、8237和8259等。 接口芯片概述 （2）按接口的通用性来划分 通用接口芯片 可编程接口芯片具有接口功能强、通用性好的特点，适应各种不同外设的需要，是一种通用接口芯片，可作为不同的并行外设、串行外设的接口，以及用于定时和计数。 对一些复杂的外设Intel 等公司开发和生产了大量可编程的专用接口芯片，如8295、8279、8257 等，这些专用接口芯片的使用为计算机系统和计算机应用系统中CPU与外设的接口提供了极大的方便。 专用接口芯片 接口芯片概述 5.5.2 简单的I/O接口 在外设接口电路中，对传输过程中的信息进行放大、隔离以及锁存的就是缓冲器、数据收发器和锁存器。 8D锁存器，由8个D门组成，具有三态驱动输出； 8个输入端1D～8D、8个输出端1Q～8Q； 2个控制端 — G和OE； Z X H X Q0 X L 从H到L后 H H L H L L L H 输出Q 输入D 输出允许 使能G 功能表 1、锁存器74LS373 简单的I/O接口 锁存器74LS373： 简单的I/O接口 2、缓冲器74LS244 三态输出的八缓冲器和线驱动器； 结构： 8个输入端，分为二路：1A1～1A4，2A1～2A4； 8个输出端，分为二路：1Y1～1Y4，2Y1～2Y4； 分别由2个门控信号 和 ； 功能： 当 和 为低电平时，芯片工作，此时Y = A； 74LS244缓冲后，输入信号被驱动，电流放大，输出信号的驱动能力加大了； 简单的I/O接口 74LS244缓冲器逻辑电路和引脚图 简单