BELLEⅡ实验高速数据接收板的设计.pdf

第32卷第1期 核电子学与探测技术 V01．32No．1 NuclearElectronics＆Detection 2012年1月 Technology Jan．2012 BELLEII实验高速数据接收板的设计 昊1’3，王 强1’3 赵京周1，2…，刘振安1”，孙德晖1’2’3，徐 (1．中国科学院高能物理研究所，北京100049；2．中国科学院研究生院，北京100049； 3．核探测与核电子学国家重点实验室，北京100049) 摘要：在高能物理实验中，随着加速器和探测器性能的提高，数据获取系统正面临着越来越大的海 量数据实时可靠传输的挑战。BELLEII探测器是运行在SuperKEKB高亮度加速器上的新型探测器，其 数据获取系统也面临这一难题。基于FPGA的高速数据接收模块(HSLB)作为数据获取系统的数据传 Gbps的设计要求；与专用接口连接 输核心，采用RocketIO技术实现高速串行数据传输，满足速率3．125 的CPLD作为控制芯片在线配置FPGA固件，提供快速硬件程序加载，高速链路共享，高速数据传输和慢 控制命令传输的功能。论文详细描述了高速数据传输模块的硬件设计、在线配置FPGA的实现方案。 经过测试，该模块成功实现设计目标，并已经按工程进度进行了小批量生产。 关键词：Beile2Link；数据获取系统；高速数据传输；RoeketIO；在线配置 399 中图分类号：TP 文献标识码：A 文章编号：0258-0934(2012)01-0021-04 芯片在线配置FPGA固件，提供快速硬件程序 SuperKEKB是日本KEKB的升级改造工 程，它是一个不对称能量的双环正负电子对撞 加载的功能。 机，正负电子能量分别在4GeV和7GeV，设计 BelleII数据获取系统主要包括前端电子 学，BeUe2Link，数据读出COPPERCPU(COrn- II是运行在su- 亮度8×1035cm～s～。Belle mon PlatformforElectronics perKEKB上的新型探测器，它由束流管，像素探 Pipelined Readout) 模块，板级事例重建及事例筛选部分。图1所 测器(PXD)、顶点探测器(SVD)、漂移室 示为BelleH数据获取系统的总体框图。前端 (CDC)、粒子鉴别探测器(PID)、电磁量能器 电子学电路板位于探测器近端，探测器信号在 (ECL)以及KL0粒子和¨粒子探测器(gLM) 前端电子学进行数字化，经Belle2Link读出并 等探测器组成。在设计亮度下，BELLEII的事 GB／s【I 传输到COPPER(CPU)模块进行数据打包和模 例率预计为30kHz，数据量高达8．6 J， 块级事例重建。进一步的事例重建和数据压缩 给数据获取系统的设计带来很大挑战。基于高