发挥FPGA设计的无限潜力.pdf

解决方案 元器件技术 SOLUTION 发挥FPGA设计的无限潜力 Altium Limited 技术编辑 Rob Evans 尽管 FPGA 为嵌入式设计带来了强 FPGA 设计推向前所未有的水平。全面 大的功能与灵活性，但额外的开发流程 发挥 FPGA 灵活性优势的关键在于了解 也给设计工作增加了新的复杂性和限制 其发展趋势及所面临的设计挑战，并掌 问题。整合传统的硬件-FPGA-软件设计 握如何让包含 FPGA 系统中的三大设计 流程并充分利用 FPGA 的可再编程功能 方面（硬件、可编程硬件和软件）实现 是我们的一个解决之道。 协调整合。 随着 FPGA 技术逐步延伸至军事电 子系统以及嵌入式电子产业的几乎全部 FPGA从胶合逻辑向SoC方 领域，能发挥可编程逻辑优势的应用已 向发展 经占据主流地位。通信、机载和控制系 FPGA 刚进入嵌入式市场领域时， 统尤其受益于 FPGA 的设计灵活性、现 被认为是用于实施大量简单胶合逻辑 场重构和并行处理功能。同时，较短的 的方便而有效的替代技术。在这种应 设计周期和更加简化的验证过程则有助 用中，嵌入式硬件是主要软硬件设计 于加快应用投入现场的进程。 的附属部分，其开发过程不涉及其他 尽管 FPGA 无所不在，但能真正 组件的设计流程，也不需要与这些流 全面发挥FPGA 灵活设计潜力的应用却 程进行交互。 很少。之所以存在这种局限性，原因在 不过，现在的 FPGA 器件及其使 器件和支持外设是物理设计的中心与 于 FPGA 开发很大程度上只是简单地叠 用方式已经在海量数字逻辑便捷容器 核心元素，而嵌入式应用软件也要装 加，或者最多也只是连接于传统的软硬 概念的基础上发生了重大变化。大容 载在 FPGA 上发挥作用。因此，FPGA 件工作流程上。这个孤立的 FPGA 开发 量 FPGA 现在能承载整个 SoC 设计，其 域的任何更改都会对软硬件域造成显 阶段会导致整个设计流程的复杂性大幅 中处理器、内存以及高速数据处理等核 著影响。 上升——并最终限制软硬件领域可用的 心功能元素都在可编程领域实施。在军 设计选择范围。 用嵌入式系统中，由于受产量相对较低 受限制的创新 为了简化整体设计工作，并丰富设 的影响，很难采用 ASIC 设计方案，而 如果将硬件、软件乃至当前的嵌入 FPGA 则为充分发挥 SoC 设计方案的物 式硬件等设计的各个部分视作是彼此分 计选项，硬件设计、软件开发和可编程 硬件设计等独立的设计过程需集成在一 理简单性和可靠性等优势提供了一条经 开、互不关联的任务，则无论设计域之 起，以作为一个整体的任务进行处理。 济高效的可行之道。 间如何相互依存，FPGA 产品设计的常 只有在基础层面上让所有设计进程都能 相对于简单的胶合逻辑设计而 规开发流程采用的仍然是传统方案。 共享统一的设计数据库和通用的设计环 言，SoC 实施的一个重大不同点在于， 某个设计域的变动往往会对其他 境，FPGA 的可再编程性这一最主要的 软硬件开发现在基本上都是关联于、 域造成具有破坏性影响且耗时巨大的重 独特优势才能得到充分发挥，从而将 且依赖于 FPGA 设计。这是因为 FPGA 新设计。也就是说，必须在设计阶段早 2010.07 41 解决方案 SOLUTION 嵌入式技术 期就做出（并且锁定）软硬件分区等重 和可编程硬件设计等统一起来。通过使 施可提升设计流程抽象程