VGA显示控制电路设计.doc

EDA技术讲座报告 VGA 彩 条 信 号 显 示 控 制 电 路 设 计 VGA彩条信号显示控制电路设计 一．实验目的 学习VGA图像显示控制电路的设计 二．实验原理 计算机显示器的显示有许多标准，常见的有VGA、SVGA等。一般这些显示控制都用专用的显示控制器。这里用FPGA来实现VGA图像显示控制器，用以显示一些图形、文字或图像，这在产品开发设计中有许多实际应用。 常见的彩色显示器一般由CRT构成，彩色是由R、G、B三基色组成，用逐行扫描的方式构成解决图像显示。阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生R、G、B三基色，合成一个彩色像素。扫描是从屏幕的左上方开始的，从左到右，从上到下，进行扫描。每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRF对电子束进行消隐，每行结束时，用行同步信号进行同步；扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描。 对于普通的VGA显示器，其引出线共含五个信号：R、G、B是三基色信号；HS是行同步信号；VS是场同步信号。对于VGA显示器的五个信号的时序驱动要注意严格遵循“VGA工业标准”。即640*480*60Hz模式。 模式显示变化 模式1 竖彩条：红黄紫绿青蓝白黑 模式2 横彩条：红黄紫绿青蓝白黑 模式3 棋盘格显示模式 三．实验步骤 （一）．新建工程 打开quartus，点击file，弹出下拉菜单，选择 New Project wizard 命令，在弹出的对话框中为新建的工程命名，如VGA，点击NEXT，在接下来的窗口中直接选择NEXT，再次弹出窗口时，在family中选CycloneII，在available device中选择EP2C35F484C8，然后直接选择finish。到此，一个工程文件就建立好了。 （二）新建Verilog HDL文件 再次点击file，选择NEW选项，在弹出的窗口中选Verilog HDL file，新建一个Verilog HDL文件，编写如下程序： module lzl (CLK,MD,HS,VS,R,G,B); input CLK,MD; output HS,VS,R,G,B; wire R,G,B,VS,HS; wire FCLK,CCLK; reg HS1,VS1; reg[1:0] MMD; reg[4:0] FS,CC; reg[8:0] LL; reg[3:1] GRBX,GRBY,GRBP; wire[3:1] GRB; assign GRB[2]=(GRBP[2]^MD)HS1VS1; assign GRB[3]=(GRBP[3]^MD)HS1VS1; assign GRB[1]=(GRBP[1]^MD)HS1VS1; always @ (posedge MD) begin if(MMD==2b10) MMD=2b00; else MMD=MMD+1; end always @ (MMD) begin if (MMD==2b00) GRBP=GRBX; else if(MMD==2b01) GRBP=GRBY; else if(MMD==2b10) GRBP=GRBX^GRBY; else GRBP=3b000; end always @ (posedge CLK) begin if(FS==20)FS=0; else FS=(FS+1); end always @ (posedge FCLK) begin if(CC==29)CC=0; else CC=CC+1; end always @ (posedge CCLK) begin if(LL==481)LL=0; else LL=LL+1; end always @(CC or LL) begin if(CC23) HS1=1b0;else HS1=1b1; if(LL479)VS1=1b0;else VS1=1b1; end always @ (CC,LL) begin if(CC3)GRBX=3b111; else if(CC6)GRBX=3b110; else if(CC9)GRBX=3b101; else if(CC12)GRBX=3b100; else if(CC15)GRBX=3b011; else if(CC18)GRBX=3b010; else if(CC21)GRBX=3b001; else GRBX=3b000; if(LL60) GRBY=3b111; else if(LL120) GRBY=3b110; else if(LL180) GRBY=3b101; else if(LL240)