基于FPGA的通用RS编解码器的VHDL设计方法.pdf

数字电 数字 视 数字电 与 数字电视 数 数字电视与 字 数字电视与数 视 数字电视与数字 频 数字电视与数字视 技 数字电视与数字视频 术 数字电视与数字视频 技 篇 数字电视与数字视频 技术 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数字电视与数字视频 技术篇 数数字字电视与数字视频 技术篇 电电视与数字视频 技术篇 视视与数字视频 技术篇 与与数字视频 技术篇 数数字视频 技术篇 字字视频 技术篇 视视频 技术篇 频频 技术篇 技技术篇 术术篇 篇篇 文章编号： （ ） 1002-8 92 2004 03-001 -0 基于FPGA 的通用RS 编解码器 ·论文· 的VHDL 设计方法 梁炜新，王群生，牟 刚 （华南理工大学 电子与信息学院，广东 广州 10 41） 【摘 要】利用 中的枚举和函数重载功能定义伽罗华域中的各种“”，“”，“”，“”运算，并且自定义了 解码中用 VHDL + - X + BCH 到的函数和数据结构，使得编写的程序更加接近理论上对 码的描述，从而增加可读性，并且在程序调试时减少了工作量， RS 提高了效率。仿真结果表明该方法具有容易实现的特点。 【关键词】Reed-SoIomon 编解码；超高速集成电路硬件描述语言；伽罗华域；函数重载 【中图分类号】TN919.8 【文献标识码】A VHDL Design Method for General Purpose RS Codec Based on EPGA LIANG Wei-xin, WA