Design_and_Optimization_of_TLB_in_Cachepaper.pdf

Cache 中 TLB 的设计及优化 Cache 中中 TLB 的设计及优化的设计及优化 中中 的设计及优化的设计及优化 孙宏孙宏 薛骏薛骏 凌青凌青 孙宏孙宏 薛骏薛骏 凌青凌青 （东南大学国家专用集成电路系统工程技术研究中心（东南大学国家专用集成电路系统工程技术研究中心，江苏，江苏，南京，南京210096 ）） （（东南大学国家专用集成电路系统工程技术研究中心东南大学国家专用集成电路系统工程技术研究中心，，江苏江苏，，南京南京 ）） 摘摘 要：要：当今微处理器的设计中，为了加快虚拟地址向物理地址转换的速度，通常使用 摘摘 要要：： 地址转换后备缓冲器TLB(Translation Lookaside Buffer)来加快地址转化的速度。本论文基于 逆向设计，提出了一种可行的TLB 结构，可完成地址转换的功能，并从硬件上支持了不同 大小的页表格式。此外，通过引入DVS 技术将TLB 存储单元中的漏电功耗减少90 ％以上。 关键词关键词：：Cache，TLB ，地址转化，功耗，DVS 关键词关键词：： The Design and Optimize of the TLB in Cache SUN hong XUE jun LING qing (National ASIC System Engineering Research Center, Southeast University, Nanjing, Jiangsu, 210096, P.R.China ）） ）） Abstract: In nowadays’ microprocessor design, the TLB is widely used to speed up the translation speed from virtual address to physical address. Based on the adverse design, this paper proposed an applicable TLB structure supporting the different page sizes besides the address translation. In addition, a DVS technology is used reducing the leakage power in the TLB’s memory cells by 90%. Key Words: Cache, TLB, address translation, power, DVS 1 引言引言 引言引言 [1] TLB 是一个用于页表匹配的高速缓存 ，它的存取时间与Cache 的存取时间相仿，远远 小于主存的存取时间。如图所示，TLB 里保存了虚拟页号及其对应的物理页号，虚拟地址 的高位用于在TLB 进行查找，输出相对应的物理页号，与虚拟地址的低位 （偏移量）一起 [2] 组成物理地址输出，TLB 的使用能极大的加速虚拟地址向物理地址转换的时间 。本论文将 给出实现TLB 功能的存储单元电路，判决及位长变换电路，以及数据的输出流向图。 在完成TLB 电路结构的设计后，本文使用DVS 技术对TLB 的静态功耗进行优化。虽 然在目前静态功耗在CMOS 工艺中并不显著，但随着线宽的缩小，静态功耗将大幅提高（见 [3][4]