MultilayerAHB中BusMatrix的设计.doc

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
MultilayerAHB中BusMatrix的设计

多层次AHB总线架构中BusMatrix的设计和实现 董巍,毛志刚,谢憬 (上海交通大学微电子学院 上海 200240) 摘要:本文简要介绍了BusMatrix在的多层次 AHB系统中的作用,详细描述了BusMatrix的各个主要功能模块的设计思想,并给出了RTL级的具体实现。最后用相关工具对实现出来的电路进行了性能和面积的评估,根据对结果的分析提出了下一阶段的改进思想。 关键字:BusMatrix,输入模块,译码,输出模块,仲裁 Design and Implementation of a BusMatrix in Multi-layer AHB DONG Wei, MAO Zhi-gang,XIE Jing (Shanghai Jiaotong University School of Microelectronics Shanghai 200240) Abstract: In this paper, we present the advantage of BusMartrix in Multi-Layer AHB system. We describe the design of BusMatrix in details and implement the idea in register transfer level. At the last we analyze the circuit with EDA tools. According to the result, we propose the idea of enhanced design of BusMatrix. Key Word: BusMatrix, input module, decode, output module, arbitration 1.引言 当今的深亚微米制造工艺使得单片芯片上可以集成上百亿的晶体管。这种高级程度使得一个芯片上可以集成很多数量的功能块,例如处理器,内存,接口和用户定义逻辑等。随着功能块的增加,不同模块之间的通信已经成为系统性能的新的瓶颈[2]。解决这一瓶颈的最简单的方法是使用片上总线。然而对很多现存的总线架构来说,一次只有一对主设备和从设备在发送和接收数据,通信效率有待提高。本文设计和实现是ARM 的BusMatrix,它是一种高性能的片上总线。BusMatrix用在多层(Multi-Layer)AHB系统中,通过BusMatrix多个主设备可以并行访问多个不同的从设备。开关确定哪个主设备可以访问哪个从设备,并安排它们之间的控制信号和数据信号的通路[1]。 本文将详细介绍BusMatrix实现多个AHB主设备与多个AHB从设备的并行传输的机制和具体配置。由于不同的系统需要不同大小的AHB BusMartrix,根据具体应用,可以BusMatrix进行一定的配置来进行设计。 2.BusMatrix的设计实现 我们把BusMatrix的功能分为三个部分实现:输入模块,译码和输出模块[4] ,它们在BusMatrix的相互关系如图1所示。 图1 BusMatrix设计总体框图 下面将对各个部分的设计思想进行详细描述。 2.1 输入保持模块的设计 输入模块的主要功能是当传输不能立即到达合适的共享从设备时,保存来自输入层的地址和控制信息。这是因为在AHB协议中地址阶段的持续时间是由从设备控制的。如果目标共享从设备不可用,BusMatrix不能延长当前传输的地址阶段,所以保存相应的信息是必要的。输入模块的主要框图如图2所示。 保持寄存器的输出由Active信号控制。每个输出阶段产生一组Active信号,即每个输入阶段一个Active信号。Active信号指示从一个给定的输入阶段来的地址/控制信号正在传输到目标共享从设备[3]。 当一个传输到达输入模块,Active有效时,传输直接到达输出模块;否则将存储在保持寄存器中。当保持寄存器被装载或直接通路空闲时,地址/控制信号路径上的多路选择器选择将保持寄存器。 图2 输入模块基本框图 HeldTran用来指示输入模块已有一个传输准备就绪,或从输入直接到输出,或从保持寄存器到输出。HeldTran代表一个有效的传输,它传输到输出模块,作为仲裁机制的一根请求线。 输入模块的第二个主要的功能是为输入层产生HREADYOUT和HRESP信号,它是这样实现的: 当一个传输已经发送到合适的输出,HREADYOUT和HRESP信号会由输入模块中对等的信号生成。 当一个传输存储到保持寄存器HREADYOUT信号被置为低来迟延这个传输,HRESP则指示OKAY。 当输入模块没有被访问或对一个IDLE或BUSY传输,根据AHB协议[6],HREADYOUT置为高,HRESP为OKAY。 输入模块的最后

文档评论(0)

yaobanwd + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档