11PCB板级串扰仿真改善ADC无杂散动态范围指标.pdf

ANSYS 2011 中国用户大会优秀论文 PCB 板级串扰仿真改善 ADC 无杂散动态范围指标 尹昌刚 中兴通讯西安研发中心，710065 [ 摘 要 ] 本文结合实际案例阐述了PCB 板上ADC 模拟输入信号无杂散动态范围性能超标的仿真分析方 法。通过 Ansoftlinks 将 PCB 结构从 Cadence Allegro 导入 HFSS 中进行S 参数提取，然后 利用 Designer Nexxim 进行电路级的串扰仿真。通过协同仿真对故障进行了成功的定位，并 给出了改进措施，最终使产品的 ADC SFDR 性能达到了正常要求。 [ 关键词 ] 串扰 无杂散动态范围 印制电路板 协同仿真 PCB Board Level Simulation to Improve the SFDR of ADC Yin Changgang ZTE RD Center,Xi’an,710065 [ Abstract ] In this paper, we illustrate a simulation method to analyze bad performance of the spurious-free dynamic free range of the ADC analog input signals on the PCB board by a actual case. First, we export the PCB structure into HFSS from Cadence Allegro by Ansoftlinks to extract the S-parameters, then we conduct the circuit-level simulation of crosstalk in Disigner Nexxim. The fault is located successfully by the co-simulation above .At the same time, we propose several improvements of the case and make the SFDR of ADC meet the standard at last. [ Keyword ] crosstalk. SFDR PCB co-simulation 1 引文 串扰(Crosstalk)也称“交调干扰”，它是指有害信号从一个网络转移到相邻网络。这种现 象是经由互感和互容这样的寄生参数，将能量由一个传输线耦合到相邻的传输线上而造成 的，因此串扰实际上是一种典型的EMI 问题。 我们通常把噪声源所在的网络称为动态网络（Active line ）或攻击网络（Aggressive line ）， 而把有噪声产生的网络称作静态网络（Quiet line ）或者受害网络（Victim line ）。 两条匹配的耦合传输线的电路模型如图 1 所示。 ANSYS 2011 中国用户大会优秀论文 图 1 一对紧耦合传输线和 n 节集总参数等效电路模型 动态线上前沿信号所到之处，互感以及互容感受到电流或者电压的变化，从而静态上 线就出现了串扰如图 2 所示。 图 2 耦合电流从动态线流入静态线只发生在信号前沿处 信号前沿可以看作是沿导线移动的电流源。在每一时刻，流经互容的总电流为： dV I