PCI总线标准协议(中文版).pdf

微型计算机原理 1/4 ページ 8.4.2 PCI总线信号定义 PCI 在一个 应用系统中，如果某设备取得了总线控制权，就称其为 主设备 ；而被主设备选中以进行 通信的设备称为 从设备 或 目标节点 。对于相应的接口信号线，通常分为必备的和可选的两大类，为了 进行数据处理、寻址、接口控制、仲裁等系统功能， PCI接口要求作为目标的设备至少需要47条引脚， 若作为主设备则需要49条引脚。下面对主设备与目标设备综合考虑，并按功能分组将这些信号表示在图 8 ．19中。其中，必要的引脚在左边，任选的引脚在右边。 一．信号类型说明 8 19 PCI 图 ． 引脚示图 为了叙述方便，将PCI信号按数传方向及驱动特性划分为五种类型，各种类型的规定 如下： in：输入信号。 out ：输出驱动信号。 t/s ：表示双向三态输入／输出驱动信号。 s t s Sustained Tri-State ／ ／ ：持续三态（ ），表示持续的并且低电平有效的三态信号。在某一时刻只 能属于一个主设备并被其驱动。这种信号从有效变为浮空（高阻状态）之前必须保证使其具有至少一个 时钟周期的高电平状态。另一主设备要想驱动它，至少要等到该信号的原有驱动者将其释放（变为三 态）一个时钟周期之后才能开始。同时，如果此信号处于持续的非驱动状态时，在有新的主设备驱动它 之前应采取上拉措施，并且该措施必须由中央资源提供。 o/d ：漏极开路（Open Drain ）可作线或形势允许多个设备共同使用， 二． PCI总线信号定义 PCI总线的信号线共有100根，下面按功能分组进行说明。 /kejian/weijijiekou/second/chapter8/c2-8-4-2.htm 2006-11-24 微型计算机原理 2/4 ページ 1．系统引线 CLK in：时钟输入，为所有PCI上的接口传送提供时序。其最高频率可达66MHz，最低频率一般为0 DC PCI PCI （ ），这一频率也称为 的工作频率。对于 的其他信号，除 、 、 、 之外， 其余信号都在CLK的上升沿有效（或采样）。 in PCI ：复位，用来使 专用的特性寄存器和定时器相关的信号恢复规定的初始状况。每当复位 时， PCI的全部输出信号一般都应驱动到第三态。 2 ．地址和数据引线 AD0～AD31 t/s ：地址、数据多路复用的输入／输出信号。在 有效时，是地址周期；在 和 同时有效时，是数据周期。一个PCI总线的传输中包含了一个地址信号周期和一个（或多 个）数据周期。PCI总线支持突发方式的读写功能。 AD0 AD31 32 I O 地址周期为一个时钟周期，在该周期中 ～ 线上含有一个 位的物理地址。对于 ／ 操作， 它是一个字节地址；若是存储器操作和配置操作，则是双字地址。 在数据周期， AD0～AD7为最低字节， AD24～AD31为最高字节。当 有效时，表示写数据稳 定有效， 有效表示读数据稳定有效。 ～3 t/s：总线命令和字节使能多路复用信号线。在地址周期内，这四条线上传输的是总线命 令；在数据周期内，传输的是字节使能信号，用来表示在整个数据期中， AD0～AD31上哪些字节为有