FPGA片上时钟发生器快速自校准方案.pdf

第3l卷第6期 电子与信息学报 Vbl．31No．6 2009年6月 JournalofElectronics＆Information Jun．2009 Technology FPGA片上时钟发生器快速自校准方案 董方源∞ 杨海钢① 韦援丰① ①(中国科学院电子学研究所北京100190) 圆(中国科学院研究生院北京100039) 摘要：该文提出了一种新颖的基于频率一电压转换技术的锁相环(PLL)快速自校准方案，可用于FPGA片上时钟 产生单元内使用多段调谐环形压控振荡器(vco)的锁相环。文章详细讨论了校准电路及用作时钟发生器的锁相环关 键模块的设计，并进行了整体仿真验证。仿真结果说明，系统能够在发生工艺偏差或者参考频率变化时进行快速自 校准。该文设计的校准电路及时钟发生器以较低VCO增益获得较宽的频率调谐范围，并具有较快的锁定时间，适 于在FPGA器件的片上时钟产生单元中应用。 关键词：FPGA；时钟发生器；压控振荡器；频率．电压转换；自校准 中图分类号：TN75；TN402 文献标识码：A SchemeofFastSelf-CalibrationforaFPGAClockGenerator Chip Wei DongFang-yua◇YangHal-gang‘D Yuan-feng(D olElectronics，Chinese …(Institute Academy巧Sciences，Beifing100190，China) oytheChinese …(GraduateUniversity AcademyD，Sciences，Beijing100039，China) Abstract：This a novelPLLself-calibrationschemebasedon paperpresents isfastand forthePhase-Locked amulti-band technique，which ring Converting applicable Loop(PLL)using Controlled theclock moduleofaFPGA of modules Voltage Oscillator(VCO)ingeneration device．Designskey intheself-calibrationcircultare simulationofthefull is results detailed，and systemperformed．Simulation can in orreference indicatethatthe self-calibrateand caseof variation system quicklyproperly process frequency can switch．Thecl