《信号处理Matlab+FPGA实现原理简介及测试结果》.doc

实验参数： 脉冲数目: 脉宽： 脉冲重复周期： 载频： 带宽： 信号波长： 目标距离： 目标移动速度： 信号处理流程 信号处理流程图如下： 例程中，信号通过A/D 40M采样；经过DDC 混频和4倍抽取后，得到速率为10M的I,Q两路；然后进行脉冲压缩；为了做MTI，需要从快时间域变换到慢时间域，通过数据重排缓存实现，缓存采用乒乓结构；MTI是在慢时间域做高通滤波，滤掉固定目标；MTI后再做一次数据重排，从慢时间域再变换到快时间域，用来实现相参积累；为了提高信噪比，需要做相参积累；采用CA_CFAR检测估计目标。 发射和回波信号产生 雷达发射为中频信号:，其中为信号载频，为信号带宽，为脉宽。 目标移动速度：，产生多普勒频移，因此接收信号为： Matlab实验任务：产生发射信号（线性调频脉冲信号）和回波信号（多普勒调制的线性调频信号） Matlab实现方法： 发射16个重复线性调频脉冲 接收信号为多普勒调制的线性调频信号，叠加上高斯白噪声 图1 发射16个重复线性调频脉冲 图2 16个发射脉冲中的一个 图3 16个回波信号 图4 16个回波信号中的一个 FPGA实现方法 将MATLAB产生的回波数据量化存储在Rom表中通过查表法实现回波信号的产生。 每个Prf高电平标志一个脉冲的第一个采样数据 图5 回波信号 3.高斯白噪声通过Cordic算法实现 DDC 示例程序采用高效DDC结构 DDC原理结构图如下 以16阶滤波器为示例推导高效DDC结构 例程NCO为10M，采样频率为40M，离散化后 滤波器设计 信号带宽为10M，为了便于FPGA实现，限定FIR滤波器为64阶，在Fdatool中设置参数如下： 图5 DDC Fir滤波器参数设置 仿照4的高效DDC结构，设计MATLAB程序 图6 高效DDC后的I、Q两路MATLAB结果 图7 高效DDC后I、Q信号（16个中的2个） FPGA实现 Fir滤波器和加法器通过调用IP核实现 实现步骤 数据缓存 4倍抽取缓存中的数据 Fir滤波器滤波 加法器相加减 图8 高效DDC后I路结果 PC 1.实现原理 匹配滤波脉冲响应为： 其中为输入信号，为时延，为了简化模型可以令。Matlab实现 采用时域脉压 其中均为复信号，从而得到 3.MATALB仿真结果如下： 图10 脉压后I路信号 图11 脉压后Q路信号 4.FPGA实现 滤波器调用Fir IP核，由于例程中滤波后数据位宽足够，不需要位宽拓展，加减法直接通过运算符号实现，没有调用IP核 实现步骤 Fir滤波 加减法得到脉压信号 图12 脉压后I路信号 数据重排1 为了接下来实现MTI，需要对脉压后的数据进行重排，实现快时间域到慢时间域的变化。为了实现数据重排又不出现数据中断，重排采用乒乓结构。例程一帧数据有16个脉冲，抽取后的数据为2*512*Prf_N*33bits，数据采用Ram存储，所需要存储单元为2*512*Prf_N*36bits。 数据重排乒乓结构如下，写满Ram0，且读空Ram1便通过Switch切换，继续写Ram1，读Ram0. 图14 数据重排乒乓结构 FPGA实现 Ram通过调用IP核实现。 乒乓结构实现控制逻辑参考图14。 MTI MTI的目的是为了消除固定目标。从频谱上看便是滤掉低频附近的固定杂波。可以通过高通滤波器实现MTI。二次对消结构也是一种高通滤波器，原理框图如下。 图15 二次对消结构 对上图作变换可得如下结构： 图16 二次对消变换框图 二次对消器输出为： MATLAB实现 通过二次对消实现实现MTI，完成对固定目标的滤波，当目标运动速度为0时，MTI的输出结果便为0. N个数据做二次对消后，就只剩下N-2个数据了。 MTI是在慢时间域实现的，也就是在每个距离门上实现MTI。例程总共有16个脉冲，因此每个距离门有16个数据完成二次对消。 图17 MTI I路输出结果 图18 MTI I路输出结果 FPGA实现 加减法通过直接相加减实现 实现步骤： 输入数据缓存 把缓存中的数据做二次对消 每16个数据做了二次对消后只剩下14个数据，多余的两个始终周期输出数据置为0. 数据重排2 MTI输出数据仍然为慢时间域，为了实现接下来的相参积累，需要把数据再做一次重排，得到快时间域上的输出。 实现原理参考数据重排1. FPGA实现 图19 数据重排2 I路输出结果 相参积累 一帧数据做了MTI和数据重排2后，还剩下14个脉冲的有效数据，对这14个脉冲数据通过做相参积累，可以提高信噪比。 MATLAB实现 图21 相参积累I路输出结果 图22 相参积累路Q输出结果 FPGA实现 一帧数据MTI和数据重排后的14个脉冲数据每个距离门上对应相加，通过PRF标志信号找到每个脉冲的第一个数据。 图23 相参积