一种基于系统级算法设计到芯片快速成型的设计流程finished.pdfVIP

一种基于系统级算法的芯片快速成型设计流程 王金城 邓博仁 金 西 （中国科技大学物理系微电子学教研室，安徽合肥 230026 ） 摘要：本文介绍了一种新的从系统级算法到芯片快速成型的设计流程，以色度空间转换器 为设计实例，在自行设计的FPGA开发板上验证通过。 关键词：设计流程 快速成型 SystemC色度空间转换器 改进型Booth算法 FPGA 中图分类号：TN407 文献标识码：A A Design Flow from System Level Algorithmto Chip Rapid Prototyping Wang Jincheng Deng boren Jin xi (Microelectronics Lab., Dept. of Physics, USTC, Hefei Anhui 230026, China) Abstract ：A design flow from system level algorithm to chip rapid prototyping is introduced by an example of color space converter which has been achieved on FPGA. Key Words ：Design Flow，Rapid Prototyping ，SystemC ，Color Space Converter， Modified Booth Algorithm，FPGA １ 引言 随着高性能、低功耗、多功能IC芯片需求的增加，现有的设计水平与工艺发展的不平 衡，传统 IC设计流程成为满足市场需求的瓶颈。为了避免这个问题，仔细而又精确地进行 系统级设计显得尤为重要。在我们从事系统级设计的过程中，经常遇到一些很好的设计构想 和算法，在计算机上可以较为顺利的实现，在将其转化为芯片时却遇到了许许多多的问题， 这往往使得一些设计被迫进行修改，从而开发周期较长，大大影响了芯片的快速成型。所谓 快速成型（Rapid Prototyping ）即要求从一个好的构想到芯片的诞生，其中的研发过程一刻 也不能容缓，否则相同概念的产品很可能如雨后春笋般接踵而至。本文介绍了一种新的从系 统级算法到芯片快速成型的设计流程，并且用实例验证了该流程的可行性。 2 基于SystemC的设计方法 目前，在复杂数字电路自顶而下设计领域中，Verilog语言是一种广泛使用的硬件设计 描述语言，在 RTL级层次描述有优势，但是该语言不能很好建立系统级结构的模型，在涉及 到算法的领域，它往往会束手无策。 C/C++语言对于一些算法的表述较为方便，它与Verilog语言在结构和关键词上有相似 之处，对一些涉及到算法和体系且规模较大的 IPcore设计，我们可以先用C/C++语言进行 建模，再将其转换成Verilog语言。 1 SystemC语言实质上是在C++基础上添加的硬件扩展库和仿真核，可以进行设计规范、 系统体系结构分析和验证平台，还可以利用SystemC和C++开发工具建立系统级模型，并 且进行仿真、验证和优化以及各种算法的探究。 利用SystemC 进行硬件设计的理想流程如图 1 所示。 设 计 思 想 Syst emC 模 型 仿 真 细 化 综 合 其它流 程 图1 利用SystemC进行硬件设计的理想流程 目前还没有一个大家一致认可的主流的厂商支持将SystemC直接综合到网表，虽然也 有一些EDA工具可以实现转换，但转换并不尽如