《Cortex系列M1、M2、M3、M4简单对比》.doc

最近在关注Cortex-M处理器，针对目前进入大众视野的M0、M3、M4做了如下简单对比，内容来自ARM等官网，这里仅仅是整理了下，看起来更直观点，呵呵。 Cortex-M 系列针对成本和功耗敏感的?MCU?和终端应用（如智能测量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械）的混合信号设备进行过优化。.比较 Cortex-M 处理器 Cortex-M 系列处理器都是二进制向上兼容的，这使得软件重用以及从一个 Cortex-M 处理器无缝发展到另一个成为可能。 M Cortex-M 技术 CMSIS ARM?Cortex 微控制器软件接口标准 (CMSIS) 是?Cortex-M 处理器系列的与供应商无关的硬件抽象层。?使用 CMSIS，可以为接口外设、实时操作系统和中间件实现一致且简单的软件接口，从而简化软件的重用、缩短新微控制器开发人员的学习过程，并缩短新产品的上市时间。深入：嵌套矢量中断控制器 (NVIC) NVIC 是 Cortex-M 处理器不可或缺的部分，它为处理器提供了卓越的中断处理能力。 Cortex-M 处理器使用一个矢量表，其中包含要为特定中断处理程序执行的函数的地址。接受中断时，处理器会从该矢量表中提取地址。 为了减少门数并增强系统灵活性，Cortex-M 处理器使用一个基于堆栈的异常模型。出现异常时，系统会将关键通用寄存器推送到堆栈上。完成入栈和指令提取后，将执行中断服务例程或故障处理程序，然后自动还原寄存器以使中断的程序恢复正常执行。使用此方法，便无需编写汇编器包装器了（而这是对基于 C 语言的传统中断服务例程执行堆栈操作所必需的），从而使得应用程序的开发变得非常容易。NVIC 支持中断嵌套（入栈），从而允许通过运用较高的优先级来较早地为某个中断提供服务。 在硬件中完成对中断的响应 Cortex-M 系列处理器的中断响应是从发出中断信号到执行中断服务例程的周期数。它包括：? 检测中断 背对背或迟到中断的最佳处理（参见下文） 提取矢量地址 将易损坏的寄存器入栈 跳转到中断处理程序 这些任务在硬件中执行，并且包含在为 Cortex-M 处理器报出的中断响应周期时间中。在其他许多体系结构中，这些任务必须在软件的中断处理程序中执行，从而引起延迟并使得过程十分复杂。 ? NVIC 中的尾链 在背对背中断的情况下，传统系统会重复完整的状态保存和还原周期两次，从而导致更高的延迟。Cortex-M 处理器通过在 NVIC 硬件中实现尾链技术简化了活动中断和挂起的中断之间的转换。处理器状态会在比软件实现时间更少的周期内自动保存在中断条目上并在中断退出时还原，从而显著提升低 MHz 系统的性能。 ? NVIC 对迟到的较高优先级中断的响应 如果在为上一个中断执行堆栈推送期间较高优先级的中断迟到，NVIC 会立即提取新的矢量地址来为挂起的中断提供服务，如上所示。Cortex-M NVIC 对这些可能性提供具有确定性的响应并支持迟到和抢占。 ? NVIC 进行的堆栈弹出抢占 同样，如果异常到达，NVIC 将放弃堆栈弹出并立即为新的中断提供服务，如上所示。通过抢占并切换到第二个中断而不完成状态还原和保存，NVIC 以具有确定性的方式实现了缩短延迟。 Cortex-M0 能耗最低的最小 ARM 处理器 Cortex-M0 的代码密度和能效优势意味着它是各种应用中 8/16 位设备的自然高性价比换代产品，同时保留与功能丰富的 Cortex-M3 处理器的工具和二进制向上兼容性。 超低的能耗? Cortex-M0 处理器在不到 12 K 门的面积内能耗仅有 85 μW/MHz（0.085 毫瓦），所凭借的是作为低能耗技术的领导者和创建超低能耗设备的主要推动者的无与伦比的 ARM 专门技术。 简单 指令只有 56 个，这样您便可以快速掌握整个 Cortex-M0 指令集（如果需要）；但其 C 语言友好体系结构意味着这并不是必需的。可供选择的具有完全确定性的指令和中断计时使得计算响应时间十分容易。 优化的连接性 设计为支持低能耗连接，如 Bluetooth Low Energy (BLE)、IEEE 802.15 和 Z-wave，特别是在这样的模拟设备中：这些模拟设备正在增加其数字功能，以有效地预处理和传输数据。 Cortex-M3 提供更高的性能和更丰富的功能 于 2004 年引进、最近通过新技术进行了更新并更新了可配置性的 Cortex-M3，是专门针对微控制器应用开发的主流 ARM 处理器。 性能和能效? 具有高性能和低动态能耗，Cortex-M3 处理器提供领先的功效：在 90nmG 基础上为 12.5 DMIPS/mW。将集成的睡眠模式与可选的状态保留功能相结合，Cortex-M3 处理器确保