《EMD-PCB设计相关知识》.pdf

PCB Layout 中的走线策略 布线（Layout）是 PCB 设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大 多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。 下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。主要从直角走 线，差分走线，蛇形线等三个方面来阐述。 1． 直角走线 直角走线一般是 PCB 布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那幺直角走线究竟会 对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实 不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。 直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间； 二是阻抗不连续会造成信号的反射；三是直角尖端产生的 EMI。 传输线的直角带来的寄生电容可以由下面这个经验公式来计算： C=61W(Er)1/2/Z0 在上式中，C 就是指拐角的等效电容（单位：pF），W 指走线的宽度（单位：inch），εr 指介质的介电常数， Z0 就是传输线的特征阻抗。举个例子，对于一个 4Mils 的 50 欧姆传输线 （εr为 4.3）来说，一个直角带来的 电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量： T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。 由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中 提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/ (Zs+Z0)， 一般直角走线导致的阻抗变化在 7%-20%之间，因而反射系数最大为 0.1 左右。而且，从下图可以看到，在 W/2 线长的时间内传输线阻抗变化到最小，再经过 W/2 时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短， 往往在 10ps 之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。 很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生 EMI，这也成为许多人认为不能直 角走线的理由之一。然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的 EMI。也许目前的仪 器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误 差。 总的说来，直角走线并不是想象中的那幺可怕。至少在 GHz 以下的应用中，其产生的任何诸如电容，反射，EM I 等效应在 TDR 测试中几乎体现不出来，高速 PCB 设计工程师的重点还是应该放在布局，电源/地设计，走线设 计，过孔等其它方面。当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注 意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB 工程师处理的信号频率也会 不断提高，到 10GHz 以上的RF 设计领域，这些小小的直角都可能成为高速问题的重点对象。 2． 差分走线 差分信号 （Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差 分结构设计，什幺另它这幺倍受青睐呢？在 PCB 设计中又如何能保证其良好的性能呢？带着这两个问题，我们 进行下一部分的讨论。 何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断 逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上， 而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完