《FPGA与单片机实现数据RS232串口通信的设计》.pdf

《FPGA与单片机实现数据RS232串口通信的设计》.pdf

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《FPGA与单片机实现数据RS232串口通信的设计》.pdf

FPGA与单片机实现数据RS232串口通信 的设计 发布时间:2010-9-2 发布人:21世纪电子网 摘要:本文针对由FPGA构成的高速数据采集系统数据处理能力弱的问题,提出 FPGA与单片机实现数据串行通信的解决方案。在通信过程中完全遵守RS232协 议,具有较强的通用性和推广价值。 1 前言 现场可编程逻辑器件(FPGA)在高速采集系统中的应用越来越广,由于FPGA对 采集到的数据的处理能力比较差,故需要将其采集到的数据送到其他CPU系统 来实现数据的处理功能,这就使FPGA系统与其他CPU系统之间的数据通信提到 日程上,得到人们的急切关注。本文介绍利用VHDL语言实现 FPGA与单片机的 串口异步通信电路。 整个设计采用模块化的设计思想,可分为四个模块:FPGA数据发送模块,FPGA 波特率发生控制模块,FPGA总体接口模块以及单片机数据接收模块。本文着重 对FPGA数据发送模块实现进行说明。 2 FPGA数据发送模块的设计 根据RS232 异步串行通信来的帧格式,在FPGA发送模块中采用的每一帧格式 为:1位开始位 8位数据位 1位奇校验位 1位停止位,波特率为2400。本系 统设计的是将一个16位的数据封装成高位帧和低位帧两个帧进行发送,先发送 低位帧,再发送高位帧,在传输数据时,加上文件头和数据长度,文件头用555555 来表示,只有单片机收到555555时,才将下面传输的数据长度和数据位进行接 收,并进行奇校验位的检验,正确就对收到的数据进行存储处理功能,数据长 度可以根据需要任意改变。由设置的波特率可以算出分频系数,具体算法为分 频系数X=CLK/(BOUND*2)。可由此式算出所需的任意波特率。下面是实现上述 功能的VHDL源程序。 Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity atel2_bin is port( txclk: in std_logic; --2400Hz的波特率时钟 reset: in std_logic; --复位信号 din: in std_logic_vector(15 downto 0); --发送的数据 start: in std_logic; --允许传输信号 sout: out std_logic --串行输出端口 ); end atel2_bin; architecture behav of atel2_bin is signal thr,len: std_logic_vector(15 downto 0); signal txcnt_r: std_logic_vector(2 downto 0); signal sout1: std_logic; signal cou: integer:=0; signal oddb:std_logic; type s is(start1,start2,shift1,shift2,odd1,odd2,stop1,stop2); signal state:s:=start1; begin process(txclk) begin if rising_edge(txclk) then if cou3 then thr=0000000001010101; --发送的文件头 elsif cou=3 then thr=0000000000000010; --发送的文件长度 elsif (cou3 and state=stop2) then thr=din;--发送的数据 end if; end if; end process; process(reset,txclk) variable tsr,tsr1,oddb1,oddb2: std_logic_vector(7 downto 0); begin if reset=1 then txcnt_r=(others=0); sout1=1; state=start1; cou=0; elsif txclkevent and txclk=1 then case state is when start1= if start=1 the

文档评论(0)

wfkm + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档