我科学家研成世界首个半浮栅晶体管 CPU可以更快更省电.doc

我科学家研成世界首个半浮栅晶体管 《 人民日报 》（ 2013年08月13日 ? 01 版）　　本报上海8月12日电　（记者姜泓冰）由复旦大学微电子学院张卫教授领衔团队研发的世界第一个半浮栅晶体管（SFGT）研究论文，近日刊登于《科学》杂志，这是我国科学家首次在该权威杂志发表微电子器件领域的研究成果。作为微电子领域的重大原始创新，该成果将有助于我国掌握集成电路的关键技术，从而在国际芯片设计与制造领域获得更大的核心竞争力。 　　晶体管是集成电路的基础器件。过去几十年工艺的进步让晶体管的尺寸不断缩小，越来越接近其物理极限，集成度的增加使芯片功耗密度太大而面临散热困难。因此，各国科学家和业界一直尝试在材料和电路设计方面有所突破，同时积极寻找基于新结构和新原理的晶体管，突破现有的技术瓶颈。张卫团队将隧穿场效应晶体管和浮栅晶体管的两种原理相结合，构建成了一种名为“半浮栅”的新型基础器件，它具有结构巧、性能高、功耗低的特点，可以广泛应用在CPU缓存、内存和图像传感器等领域，使产品性能有革命性的提高。 　　据悉，目前，这些领域的核心专利基本上都是被美光、三星、英特尔、索尼等国外公司控制，我国少有具有自主知识产权且可应用的产品。半浮栅晶体管可与现有主流集成电路制造工艺兼容，具有很好的产业化前景，潜在应用市场规模达到300亿美元以上。目前该课题组针对这个器件的优化和电路设计工作已经开始。它将有助于我国掌握集成电路的核心器件技术，是我国在新型微电子器件技术研发上的一个里程碑。 速度更快、功耗更低，《科学》首登我国微电子器件研究成果 本报记者　姜泓冰《 人民日报 》（ 2013年08月13日 ? 12 版） 　　新型器件在实验室检测。　　资料图片 　　如何让未来的电脑、手机、数码相机等电子产品乃至卫星通讯的速度更快、功能更强、功耗更小？这一切都离不开集成电路芯片的核心作用。小小芯片可以搏动整个电子行业的“大动脉”。 　　8月9日出版的必威体育精装版一期《科学》杂志上，中国科学家的半浮栅晶体管（SFGT）研发成果引起世界关注，因为它有望让电子芯片的性能实现突破性提升。这篇由复旦大学微电子学院张卫教授课题组发表的必威体育精装版科研论文，也是我国在该学术期刊上发表的首篇微电子器件领域原创性成果。 　　半导体加工面临物理极限，半浮栅晶体管提速节能，或突破瓶颈 　　金属—氧化物—半导体场效应晶体管（MOSFET）是目前集成电路中最基本的器件，工艺的进步让MOSFET的尺寸不断缩小，其功率密度也一直在升高。低功率的隧穿场效应晶体管（TFET）被认为是该器件发展的一大未来技术走向。而我们常用的U盘等闪存芯片则采用了另一种称为浮栅晶体管的器件，它在写入和擦除时需要较高的操作电压（接近20伏）和较长的时间（微秒级）。据专家介绍，随着器件尺寸越来越接近其物理极限，基于新结构和新原理的晶体管成为当前业界急需。 　　张卫科研团队的科学家们尝试把一个TFET和浮栅器件结合起来，构成了一种全新的“半浮栅”结构的器件，称为半浮栅晶体管，它具有结构巧、性能高的特点，为芯片低功耗的实现创造了条件。 　　“硅基TFET使用了硅体内的量子隧穿效应，而传统的浮栅晶体管的擦写操作则是使电子隧穿过绝缘介质。”论文第一作者王鹏飞教授解释说。“隧穿”是量子世界的常见现象，可以“魔术般”地通过固体，好像拥有穿墙术。“隧穿”势垒越低，相当于“墙”就越薄，器件隧穿所需电压也就越低。把TFET和浮栅相结合，TFET为浮栅充放电、完成“数据擦写”的操作，“半浮栅”则实现“数据存放和读出”的功能。张卫介绍说，传统浮栅晶体管是将电子隧穿过高势垒（禁带宽度接近8.9eV）的二氧化硅绝缘介质，而半浮栅晶体管的隧穿发生在禁带宽度仅1.1eV的硅材料内，隧穿势垒大为降低。这可以让半浮栅晶体管的数据擦写更加容易、迅速，整个过程都可以在低电压条件下完成，为实现芯片低功耗运行创造了条件。 　　作为一种新型基础器件，半浮栅晶体管可应用于不同的集成电路。它可以取代一部分静态随机存储器（SRAM），提高高速处理器性能；也可以应用于动态随机存储器（DRAM）领域，提高计算机内存功能。由半浮栅晶体管构成的SRAM密度相比传统SRAM大约可提高10倍；它构成的DRAM无需电容器便可实现传统DRAM全部功能，不但成本大幅降低，且集成度更高，读写速度更快。 　　半浮栅晶体管还可以应用于主动式图像传感器芯片（APS），所构成的新型图像传感器单元在面积上能缩小20%以上，且感光单元密度提高，使图像传感器芯片的分辨率和灵敏度得到提升。 　　与现有制造工艺兼容度高，更快产业化还需政府支持 　　张卫领导的团队长期以来一直从事集成电路工艺和新型半导体器件的研发。团队研究骨干为了共同的研究兴趣和目标，从世界各地陆续加入复旦大学。该团队近5年来已有多项研究成果发表于