可重构DSP结构的分析和设计.pdf

摘要 在以3(j无线通信、数字音视频、移动¨算等为代表的新‘代应用，以及 不断出现和更新的各种行业标准的驱动下，刈电子计算设备的速度、功耗、集 成度、成本以及灵活性等方面性能指标的需求急剧膨胀。在传统的以CPU为核 心的软件执行方式、ASIC的硬件执行方式抑或二者的组合的结构框架内，上述 各项指标之间的矛盾日显尖锐。一方面，越柬越多的应用对芯片速度提出的要 求过高而必须为此设计专门的芯片；另一方面，F1前通用CPU体系结构虽有所 改进但仍沿用冯．诺伊曼架构，处理速度的提升主要依靠工艺尺寸缩小和时钟频 率的提高，具体实现越发困难。目前集成度的提高己使得系统级芯片成为可能， 然而如此大规模的芯片也使设计变得更加复杂，设计周期延长，一次性投片费 用、测试与封装费用的指数级增长令人无法承受。同时电子产品的被要求上市 时间和生命周期都越来越短，进一步加大了产品设计的难度和风险。所有上述 矛盾追切需要一种同时具有高通用性和高处理速度的计算架构来调和。可重构 计算是一种非常符合上述需求的一种计算架构。 以FPGA为代表的最早达到实用化阶段的町重构器件是细颗粒度可重构 的，通用性非常强，处理速度也可以达到接近硬件的水平。但是具体应t【{j到某 先进技术领域，也显现出～定的缺点：如处理速度仍满足不了需求、重构过程 硬件资源浪费较多、重构所需配置数据太多、重构时间较长等。因此有必要在 速度和通用性之问寻找比FPGA更优的折中途径。由此出现部分业内人士提出 的“领域专用可重构计算”的设计理念，即采用粗颗粒度可重构的结构以提高 处理速度，只要保证在某～类计算领域里有足够的通用性且该领域的需求量足 够大，这样的结构就是合适的。DSP是最具有代表性的适用于专用可重构技术 的领域，它的研究对可重构计算的发展有很好的示范意义。 本文首先面向目标识别类信号处理系统，设计了一种基于“乘一累加”的可 重构专用DSP结构。该结构可以通过重构，依次执行课题中系统要求的多种 DSP算法。处理速度达到系统要求的指标，同时大大减少了系统使用的：占片数 量，满足了系统空间限制需求。该结构设计对目标识别中应用的DSP算法具有 很强的适应性，即具有技术创新性，又有实际应用价值。为开展更广泛意义上 的可重构DSP结构研究与设计起到了很好的指导作用。 本文的另一项主要工作是设计了基于CORDIC的字长可重构处理引擎。可 Processing 的结构设计。处理引擎结构的关键是可重构处理单元(Reconfigurable 要具有较高可重构性、在DSP领域具有很强的通用性、较高的处理速度。与 MAC、查找表(LookTable，LUT)、算术逻辑运算单元(ArithmeticUnit， Up Logic ALU)等比较，CORDIC可以同时获得较高的性能和通用性，因此这里选择流 水线CORDIC为可重构处理单元的核心。面向可重构设计对流水线CORDIc中 模校正环节做了进一步改造，使得流水级别有所减少，而且改造后在圆周旋转 和取曲旋转两种工作模式下模校正流水更加统一，进一步降低了硬件复杂度且 有利于重构过程流水级别的分配。RPU之间组织结构既要提供足够通讯带宽又 要具有很强的可扩展性。基于此选择了CORDIC单元与网格式可重构互联网络 组成：维阵列的组织形式。针对粗颗粒度呵重构结构只能适应某一种数据字长 应用的缺点，结合DSP领域最常用的数据字长(8位、16位、24位和32位)， 设计了在CORDIC单元在这几种字长之间呵重构的机制。 通过对上述设计结构的建模、算法映射、仿真和比较分析，显示本结构计 算引擎在DSP领域具有很强的通用性，同时处理速度比通用的DSP处理器、 FPGA以及国外已发表的有代表性的可重构计算机都有一定速度的提高。配置 数据明显减少，十分有利于面向未来更有价值的动态可重构的发展趋势。高度 可扩展性十分有利于有效利用由集成度提高带柬的丰富的片内硬件资源。总之， 基于CORDIC的DSP引擎具有很大的理论研究和实际应用价值，未来将会有很 大技术发展前景。 关键词可重构计算；可重构DSP；可重构处理引擎；流水线CORDIC；字长可 重构 Abstract Driv