《第3章 低频数字式相位测量仪的设计》.ppt

第3章 低频数字式相位测量仪的设计 3.1 设计任务 3.2 设计方案论证 3.3 系统硬件设计 3.4 系统软件设计 3.5 系统设计总结 3.1 设计任务 设计一个如图3.1所示的低频数字式相位测量仪，设计基本要求如下: （1）频率范围:20 Hz～20 kHz。 （2）相位测量仪的输入阻抗≥100 kΩ。 （3）允许两路输入正弦信号的峰—峰值可分别在1～5 V范围内变化。 （4）相位测量绝对误差≤2°。 （5）具有频率测量及数字显示功能。 （6）相位差数字显示:相位读数为0°～359.9°，分辨率为0.1°。 3.2 设计方案论证 从功能角度来看，相位测量仪要完成信号频率的测量和相位差的测量。相位测量仪有两路输入信号，也是被测信号，它们是两个同频率的正弦信号，频率范围为20 Hz～20 kHz（正好是音频范围），幅度为Up-p=(1~5) V（可以扩展到0.3~5 V，但两者幅度不一定相等。 现在来讲解一下相位、相位差的概念。在“电路原理”课程中已介绍过这些概念，不妨令正弦电信号为 A(t) =Am sin(ωt+φ0) 式中:Am称为幅值（最大值），且Am= A，A称为有效值；θ(t)= ωt+φ0称为相位，φ0称为初相位，ω称为角频率。Am、ω、φ0称为正弦量的三要素。 只有两个同频率的（正弦）信号才有相位差的概念。不妨令两个同频率的正弦信号为 A1(t) =A1msin(ωt+φ01) A2(t) =A2m sin(ωt+φ02) ? 则相位差θ=(ωt+φ01) - (ωt+φ02)=φ01-φ02，由此可看出，相位差在数值上等于初相位之差，θ是一个角度。 不妨令θ=ωTθ，式中Tθ是相位差θ对应的时间差，且令T为信号周期，则有比例关系T∶360°=Tθ∶θ，可以推导得到  此式说明，相位差θ与Tθ一一对应，可以通过测量时间差Tθ及信号周期T，计算而得到相位差θ，这就是相位差的基本测量原理。 由相位差的基本测量原理可知，相位差的测量本质上是时间差Tθ及信号周期T的测量，也就是时间的测量，而时间的测量不可避免地要用到电子计数器。   时间的测量有多种方法，而设计题目关于相位测量仪的技术指标要求会影响到我们对方案的选择。由一般常识可知，MCU应用系统一般能较好地实现各种不同的测量及控制功能，但有时达不到设计要求的技术指标。而因FPGA具有工作速度快、编程方便等特点，往往能满足一些设计要求比较高的技术指标，因此，有人提出，在进行电子系统设计时，可用MCU实现系统功能，用FPGA完成系统指标。 3.2.1 方案1——以MCU为核心的实现方案 1. 框图 以单片机为核心的相位测量仪原理框图如图3.2所示。 2. 测量工作原理 两路待测信号经整形后变成了矩形波信号I、V，且可以认为I和V 是同频率、不同相位的矩形波。 1) 频率的测量 MCU对信号频率的测量可以采用直接测频率的方法和测周期的方法。一般是信号频率较高时，采用直接测频率的方法，而信号频率较低时，采用测周期的方法。 （1）用直接测频率的方法获得信号频率。 让定时器/计数器T1对外部事件计数，而让定时器/计数器T0定时1 s，只有在这1 s内T1启动对外部事件（即信号I）计数，则T1的计数值就是待测信号的频率。 (2) 用测周期的方法获得信号频率。 由图3.3可知，对I进行2分频后的信号波形中，高电平宽度正好对应I的周期，我们将此高电平信号作为MCU内部定时器的硬件启动/停止信号，便可测得周期T，再由公式f=1/T，计算得到频率f 。 2) 相位差的测量 鉴相器就是异或门，在鉴相器的输出波形IV中， 正脉冲宽度就是要测量的I和V 相位差所对应的时间差Tθ，如图3.4所示。 在测量相位差时还应考虑超前、滞后两种情况(图3.4中所示为I超前V)。把I V波形中的正脉冲作为门控信号，控制闸门的启闭，即控制MCU内部定时器/计数器的启动/停止，从而达到测量时间差Tθ的目的，再根据公式θ=ωTθ，计算得到相位差θ。  另外，由图3.4可知，IV信号是I信号的二倍频（I与V同频），由此可见，对于同频不同相的两个信号，经过异或门后可得到二倍频的信号。因此从这个意义上讲，异或门可实现信号的二倍频。 3. MCU测量时间差、周期的方法 下面详细谈谈MCU测量时间差、周期的方法。 1) 工作原理 MCU-51系列单片机的芯片内部集成了两个16 bit的硬件定时器/记数器，它们是T0、T1。MCU芯片内部的