《第5章 TMS320C55x的片内集成外设开发及测试》.ppt

2003.2.16 TMS320C55x DSP原理及应用 习题 P207：1、2、3、4、5、7 第5章 TMS320C55x的片内集成外设开发及测试 C55x的USB模块有16个端点，其中有两个控制端点——即输入端点0和输出端点0；14个通用端点——输入端点1-7和输出端点1-7，通用端点支持批量、中断和同步传输，对于高速数据吞吐可以采用双缓冲的方法来解决，而在通用端点和DSP存储器之间的数据交换可以通过设置固定的DMA通道来进行。 USB模块需要48M时钟驱动，CLKIN的时钟可以不等于48M，但必须通过USB时钟产生器产生48M时钟。 第5章 TMS320C55x的片内集成外设开发及测试 5.11.2 USB的DMA控制器 通用端口的数据缓冲区和DSP内存之间的数据传输可以通过USB模块中的DMA控制器来完成，这个DMA控制器是USB模块中的一个组成部分，而不属于DSP的DMA控制器。应注意该DMA控制器无法访问控制端口。采用DMA控制器可以减少CPU的干预，CPU只需告诉DMA控制器开始数据传输，接下来由控制器来进行数据搬移。当使用DMA控制器时应注意如下几点： 第5章 TMS320C55x的片内集成外设开发及测试 每个通用端点都必须工作在双缓冲模式下，DMA控制器交替使用每个端点的X缓冲区和Y缓冲区，而必须从X缓冲区开始数据传输； USB的DMA控制器访问DSP的内存是通过处理器DMA控制器的辅助端口进行的，这个辅助端口是和EHPI接口共享的，而USB模块享有更高的优先级； DMA控制器与DSP的其他部分共享外部存储器接口，外部存储器接口根据预先设置的优先级控制来自DSP芯片内部的访问申请。当USB的DMA控制器访问外部存储器时，DMA控制器向外部存储器接口发出一个申请并等待服务。 第5章 TMS320C55x的片内集成外设开发及测试 CPU初始化DMA传输 为CPU记录状态信息 读状态信息 监控控制器的行为 产生中断 当控制器结束一次传输且RLD=0，控制器清除GO位并设置GO中断标志，RLD 中断标志是在控制器完成重载操作并清除RLD位后，设置RLD中断标志 使能/禁止中断，并响应中断 用运行和重载中断使能寄存器可以独立使能或禁止GO和RLD中断 回应停止命令 如果传输已经结束，并且RLD=0则控制器停止。但如果CPU的STP位是对端点的，则控制器在DMA传输下一个包的边界 或正在传输的包的结尾停止，停止之后，控制器清除STP和GO位 发出停止命令(STP=1) 根据RLD的数值动作 当一个DMA传输停止，控制器检查RLD位，如果RLD=0,控制器停止，清除GO位，等待CPU再次设置GO位。如果RLD=1,控制器完成一个DMA重新载入操作，清除RLD位并开始另一次传输 设置或清除重新载入位（RLD） 响应运行命令 当CPU设置GO位，控制器开始查询X/Y缓冲区中的NAK位，当NAK=1时，控制器开始DMA传输（当端点设置为同步模式时，控制器将等待帧起始包） 发出一个运行命令（设置GO位） 根据DMA内容寄存器动作 初始化DMA内容寄存 DMA控制器的动作 CPU的动作 第5章 TMS320C55x的片内集成外设开发及测试 USB的DMA控制器为了保存DMA传输的字节长度以及DSP存储器的地址提供了一套主寄存器和一套重载寄存器，其中主寄存器主要被当前的DMA传输使用，而重载寄存器则用来存放下次传输的地址和长度。 USB的DMA控制主寄存器和重载寄存器 USBIDRSZn USBIDRALn USBIDRAHn USBIDSIZn USBIDADLn USBIDADHn DMA传输的长度 字节） DSP存储器低16位地址 DSP存储器高8位地址 输入端点n USBODRSZn USBODRALn USBODRAHn USBODSIZn USBODADLn USBODADHn DMA传输的长度（字节） DSP存储器低16位地址 DSP存储器高8位地址 输出端点n 重载寄存器 主寄存器 寄存器内容 端点 第5章 TMS320C55x的片内集成外设开发及测试 对于每次新的DMA传输，端点的传输计数从0开始，也就是说当发出一个运行命令，控制器将在搬移数据之前清除端点计数寄存器。同样的在控制器结束一个DMA重载操作后，也将在下一次DMA传输开始之前清除计数寄存器。如果输出传输的结束数据包较短，而DMA控制器在接收到数据包后如果要继续进行DMA重载操作或立即开始下一次传输，计数寄存器很可能在CPU读取之前就被清除，这样CPU将无法知道上一个数据包的长度，为了防止这种情况，控制器在每次读完端点缓冲区后会将计数值拷贝到DSP存储