网站大量收购独家精品文档,联系QQ:2885784924

数电课程设计报告___自动洗衣机.doc

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数 电 课 程 设 计 报 告 课 题:全自动洗衣机 报 告 人:X X 学 号:XXXXXXX 班 级:XXX 设计时间:XXXX-XXXX 目 录 一、 全自动洗衣机的功能 2 1、功能说明 2 2、状态机状态 2 3、按键 2 二、程序清单 2 1、主控制程序 2 2、设置时间模块 8 3、键盘转按键 10 4、LCD显示模块 12 5、LED模块 15 6、蜂鸣器模块 16 三、模拟演示 17 四、仿真波形 17 五、原理图 18 六、心得体会 19 全自动洗衣机的功能: 1、功能说明: 复位,设定洗涤时间,注水,开始洗涤,放水,甩干,结束。 复位后,直接拨拨码开关3,即可跳过洗涤过程直接进行甩干。 故障模拟时,能够自动结束运行并鸣响提醒,直到故障信号结束。 正常运行流程结束时,有1秒的鸣响。 在洗涤过程中,实现正转3秒,暂停1秒,反转2秒的循环工作模拟。 注:由于实际的洗衣机中,放水结束和报警是由感应设备感应的,在设计中,我们用拨码开关开关代替。 2、状态机状态: S0:初始化 S1:等待 S2:时间设定 S3:注水 S4:洗涤 S5:放水 S6:甩干 S7:结束 S8:报警 S9:空状态 S10:时间设定的延时 3、按键: 拨码开关: 1:复位(R) 2:开始 (START) 3:开始甩干(START_SG) 4:时间设定 (SET-TIME) 5:注水结束(IN_END) 6:放水结束 (OUT_END) 7:无 8:故障(GZ) 键盘: 1:SL+1 2:SH+1 3:ML+1 C:MH+1 二、程序清单 1、主控制程序: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY CONTROLLER is PORT (CPIN,R,START,START_SHUAIGAN,SET_TIME,IN_END,OUT_END,GUZHANG:IN STD_LOGIC; MH:IN STD_LOGIC_VECTOR(3 DOWNTO 0); --分十位 ML:IN STD_LOGIC_VECTOR(3 DOWNTO 0); --分个位 SH:IN STD_LOGIC_VECTOR(3 DOWNTO 0); --秒十位 SL:IN STD_LOGIC_VECTOR(3 DOWNTO 0); --秒个位 MHQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --分十位 MLQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --分个位 SHQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --秒十位 SLQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --秒个位 SPEAKER,ERROR_LIGHT,DONE :OUT STD_LOGIC; MODEL:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); MOTOR:OUT STD_LOGIC_VECTOR(1 DOWNTO 0) ); END ENTITY ; ARCHITECTURE XYJ OF CONTROLLER IS SIGNAL CPCT :INTEGER RANGE 0 TO 999999; SIGNAL CP,SPEAK:STD_LOGIC; SIGNAL ZT_N : INTEGER RANGE 0 TO 99; SIGNAL CNT: INTEGER RANGE 0 TO 99; SIGNAL TMP1,TMP2,SGTime,RING_Time,ZTime,TMPTime:STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL MODEL_S:STD_LOGIC_VECTOR(3 DOWNTO 0); TYPE STATES IS (S0,S1,S2,S3,S4,S5,S6,S7,S8,S9); TYPE

文档评论(0)

liyxi26 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档